mbist 时钟问题求助

赫鲁小夫

使用 Tessent 做芯片的 mbist。

但是在【check_design_rules】阶段报错，内容如下所示：

                               
登录/注册后可看大图

经过trace发现，该时钟是经过一个 mux 对两个时钟进行选择后输入到该 memory 的 CLK 端口的。
类似于 assign mem_clk = sel ? clk1 : clk2 ; 这种写法。
我感觉问题在于：工具无法得知 CLK 端口的输入时钟应该是 clk1 还是 clk2。


所以我使用 【register_static_dft_signal_name】 与 【add_dft_control_point】对该报错位置进行了声明与设置。确实可以绕过该问题并成功插入电路。
但是会在 specification 中的 HostIjtag(1) 处增加 Sib(sri) 等相关内容，并且 icl 中 InputPort host_1_from_so 只连了 sib_sri，并没有sib_sti。如下所示。

                               
登录/注册后可看大图

这就导致后续做 scan 时，会在此处报错。

各位大佬帮忙看看这是个啥问题，该怎么解决哇~感激不尽！