自制电感版图加入LVSBOX过Calibre LVS时如何解决短路的pin会自动删除一个的问题？

doghead

自制电感版图加入LVSBOX过Calibre LVS时如何解决短路的pin会自动删除一个的问题？



具体地来说，假如有一个电感端口名称为N01 N02，在calibre LVS BOX中设置好，并且加入好subskt的spice网表来跑lvs，最后的结果可以识别到电感，但是会报layout少了一个端口，应该是calibre自身判定N01 N02短路了自动删除了一个。

已有的做法是加入电感对应金属层的metalRES即可解决短路的问题。例如TSMC 65nm中instance名称为rm10/rm1-8，但该工艺中没有rm9，只找得到rm9z，不知道能不能用？

另外也有帖子提到参考pdk电感里面加入inddmy layer的做法，但是我直接用该layer覆盖电感版图再跑lvs结果是没有区别，一样地报短路错误。

浏览了论坛所有相关的帖子都不太能得到关于修改lvs rule文件比较清楚的解答，想向各位专家请教一下如何在不用metalRES的情况下过电感的lvs呢？

lcjwowo

有两种方法，一个是BOX，电感画上一层INDDMY（不同工艺名字可能不同），这一层把电感内部线圈当作黑盒处理，打上pin就不会short，就可以BOX过LVS，另一种是不用BOX，加上metalres，为了过电感低密度问题，最好也加上INDDMY这一层

doghead

lcjwowo 发表于 2024-10-22 10:13
有两种方法，一个是BOX，电感画上一层INDDMY（不同工艺名字可能不同），这一层把电感内部线圈当作黑盒处理 ...

我看了smic 55nm工艺里面的pdk电感也是只有一个inddmy layer，并且包含一个电感名称的label，我照样子在自制电感里加了这两个东西但没有用处，还是会识别到短路，或许是我的设置问题？