delta sigma adc 积分器中的运放仿真电路

WwwwZzzz · 发表于 2024-10-21 21:35:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

刚接触一段时间sigma adc ，整体系统先采用理想模块验证后，替换了第一级积分器中的运放，但是系统仿真结果噪底抬高，怀疑是运放有限增益和有限驱动能力导致的。运放开环测试pss+pac（因为共模反馈为SC CMFB），仿真得到的增益会因为共模反馈的电容等效为电阻而降低，但实际上积分器处于积分状态运放增益不会这么降低这么多，那该如何去判断运放增益是否达到要求？
因此后续我将运放置于积分器内，通过tran仿真通过运放输出比输入得到运放的增益，但是仿真得到的增益曲线很奇怪上下抖，而不是理论情况下随输出摆幅增大而略有下降，这是为啥呢求各位前辈解惑

WwwwZzzz · 发表于 2024-10-21 21:39:12

电路结构略有不同：采样时正负端电容的顶板是短接的，此外运放的输入共模1.25与输出共模2.5不一致，所以在积分阶段，通过在运放输入端与采样电容上极板连接处接入一个在采样阶段复位至1.25的电容（为保证输入共模不偏移）

WwwwZzzz · 发表于 2024-10-21 21:39:57

希望路过的大佬帮忙解惑下或是应该如何去仿真sccmfb的运放以及如何评估在积分器内的影响

[求助] delta sigma adc 积分器中的运放仿真电路

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2