请破解大佬看看，synplify的这个feature能不能破解掉？

m006 · 发表于 2024-10-15 07:26:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

GCC这个功能很重要，可以把clock gating转换为普通logic。否则会面临hold violation的问题，跑出来的版本基本不能用。synplify现在的做法是从2022版本以后，小容量的器件可以允许用gcc、designware lib功能，大容量的器件被禁止。给做fpga版本带来了很大麻烦，例如本来一个完整的fpga版本面临着拆分的问题。可以用下面这个最新版本尝试。谢谢。下图左边是允许的，右边是禁止的截图。

通过百度网盘分享的文件：s_fpga_d_vW-2024.09
链接：https://pan.baidu.com/s/1bCrzteFrQzOVcpY4UpVCAw
提取码：80yb

etg · 发表于 2024-10-15 09:48:16

19p在旧版本也不支持，就算超过小器件的资源，跑完的网表一样能用吧，实现的时候选择19p

dreamspark · 发表于 2024-10-16 08:57:36

链接失效了

biangbiang8899 · 发表于 2024-10-16 21:13:36

链接失效了，可以帮你研究一下

m006 · 发表于 2024-10-17 11:19:20

biangbiang8899 发表于 2024-10-16 21:13
链接失效了，可以帮你研究一下

通过百度网盘分享的文件：s_fpga_d_vW-2024.09
链接：https://pan.baidu.com/s/1lWnln6isKg2xMclLA52oiw
提取码：ddv3

dreamspark · 发表于 2024-10-17 11:25:28

感谢

chip2222 · 发表于 2024-10-17 16:03:40

thank you!

xiexie57 · 发表于 2024-10-18 10:25:06

感谢

biangbiang8899 · 发表于 2024-10-19 16:00:17

应该可以

m006 · 发表于 2024-10-19 16:45:21

你好，破解文件能否share一下？

请破解大佬看看，synplify的这个feature能不能破解掉？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1