关于sar adc 对接收机的干扰

辽东废人 · 发表于 2024-10-13 14:48:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬好，小弟最近在测试一个使用了异步sar adc 的2.4G接收机的灵敏度，测出来一个问题。这个sar adc里面有一个延时控制电路，来保证比较时钟的cycle长度能覆盖DAC 的建立时间。然后我发现，不同的延时（也就是比较时钟的占空比不同）会影响到灵敏度的大小，有时会使得灵敏度恶化很多，最差的时候会恶化3db。而且这个影响非常没规律，并不是延时越大，灵敏度越好或越差，而是没有规律随机的。我确认过灵敏度变差是因为躁底恶化，噪声系数变差了。也就是说ADC 内部的比较时钟会影响到接收机的躁底从而影响噪声。请教两个问题，一：干扰的原理是什么。二：有什么方法可以去除或者减小这个干扰

liuqilong8819 · 发表于 2024-10-13 20:27:01

不加信号也有类似的影响么

辽东废人 · 发表于 2024-10-13 21:00:31

liuqilong8819 发表于 2024-10-13 20:27
不加信号也有类似的影响么

有的。测躁底的时候就是没加射频信号。然后发现躁底会随着ADC比较时钟的变化而变化，最差的时候恶化了3db

nanke · 发表于 2024-10-14 09:59:16

得看adc。可能异步delay小了，dac setting不够；delay大了则没能完全完成sar的所有转换，比如12bit只出了10bit。

zxkl317408 · 发表于 2024-10-14 10:33:16

你是直采，会不会是异步时钟干扰到了噪低

[求助] 关于sar adc 对接收机的干扰

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2