在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 537|回复: 3

[求助] 使用三阶LPF的CPPLL传递函数求问

[复制链接]
发表于 2024-10-12 15:43:10 | 显示全部楼层 |阅读模式
888资产
本人在设计一个四阶CPPLL环路的LPF的参数,想要环路带宽在480KHz,PM在50°以上。图中两种结果是我找到的两种结果。第一种用到了比较大的C1,零极点按0.1/1/10MHz分布,第二种用了相对小的电容C1,零极点按照0.2/2/20MHz分布。想问一下这两种结果,设计出来的PLL的理论上的performance差距大吗?我能想到的理论上的性能差距就是环路对低通噪声(PFD/CP/DIV)抑制会更弱,但是我猜可能单看仿真,出来的结果差别不会很明显。不知道有没有大神能点播一下?

捕获.PNG
发表于 2024-10-14 10:21:24 | 显示全部楼层
零极点位置变成两倍,而gbw位置要保持不变,则 (Ip*k_vco/2pi/n)_new=4*(Ip*k_vco/2pi/n)_old , 这对功耗应该是有影响的呀
发表于 2024-11-22 09:48:44 | 显示全部楼层
由于pvt变化的影响,没有其它技术配合的话,这一点差别没啥大的影响。
 楼主| 发表于 2024-11-22 11:19:09 | 显示全部楼层
自问自答一下。
个人发现的一个差别就是,在之后的design之中发现,在仿真不同N以及对应的PVT情况下的KVCO来评估环路带宽和PM时,发现比如N最大且使用ss corner下的偏小的KVCO时(或者说,N最小且使用ff corner下较大的KVCO时),相比0.1/1/10MHz的设计,0.2/2/20MHz的设计更容易发生PM过小的情况。所以如果是N变化不大的PLL,确实区别不大。N变化较大的需要多验证一下。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-18 20:35 , Processed in 0.016593 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表