回收定点DSP-TMS320VC5410AGWS12、TMS320VC5410APGE12数字信号处理器

mjd888

描述：
TMS320VC5410A定点数字信号处理器（DSP）（以下简称5410A除非另有说明）基于先进的改进型哈佛架构，有一个程序存储器总线和三个数据存储器总线。该处理器提供具有高度并行性的算术逻辑单元（ALU），专用硬件逻辑，片上存储器和其他片上外设。该DSP的操作灵活性和速度的基础是高度专业化的指令集。

独立的程序和数据空间允许同时访问程序指令和数据，提供高度的并行性。可以在单个周期中执行两个读操作和一个写操作。具有并行存储和特定于应用程序的指令的指令可以充分利用该架构。此外，数据可以在数据和程序空间之间传输。这种并行性支持一组强大的算术，逻辑和位操作操作，这些操作都可以在一个机器周期中执行。 5410A还包括用于管理中断，重复操作和函数调用的控制机制。

C54x 定点 DSP - 高达120MHz：
TMS320VC5410AGWS12
TMS320VC5410AZWS12
TMS320VC5410APGE12
——明佳达供求TI数字信号处理器（陈先生qq 1668527835）

特性
具有三个独立的16位数据存储器总线和一个程序存储器总线的高级多总线架构
40位算术逻辑单元（ALU）包括一个40位桶形移位器和两个独立的40位累加器
17-×17位并行乘法器耦合到一个40位专用加法器，用于非流水线单周期乘法/累积（MAC）操作
比较，选择和存储单元（CSSU）以进行维特比算子的添加/比较选择
指数编码器以计算40的指数值单周期位累加器值
具有8个辅助寄存器和2个辅助寄存器算术单元（ARAU）的两个地址发生器
具有总线保持器功能的数据总线
8M×16位最大可寻址外部程序空间的扩展寻址模式
64K x 16位片上RAM组成：
8个8K×16位的块 - 芯片双重访问程序/数据RAM
1配置为程序存储器的6K×16位片上ROM
增强型外部并行接口（XIO2）
程序代码的单指令重复和块重复操作
用于更好程序和数据管理的块存储器移动指令
使用32位长字操作数的指令
具有两个或三个操作数读取的指令
并行存储和并行加载的算术指令
条件存储指令
快速从中断返回
片上外设
软件可编程等待状态发生器和可编程存储区切换
具有内部振荡器或外部时钟源的片上可编程锁相环（PLL）时钟发生器（1）
一个16位定时器
六通道直接内存访问（DMA）控制器
三个多通道缓冲串行端口（McBSP）
8/16位增强型并行主机端口接口（HPI8 /16）
省电模式下IDLE1、IDLE2和IDLE3指令的功耗控制
CLKOUT关闭控制以禁用CLKOUT
基于片上扫描的仿真逻辑，IEEE Std 1149.1 （2）（JTAG）边界扫描逻辑
144针球栅阵列（BGA）（GGU后缀）
144针低剖面四方扁平封装（ LQFP）（PGE后缀）
6.25-ns单周期定点指令执行时间（160 MIPS）
8.33-ns单周期定点指令执行时间（120 MIPS）
3.3-VI /O电源电压（160和120 MIPS）
1.6 V核电源电压（160 MIPS）
1.5 V核心电源电压（120 MIPS）
注：本文部分内容与图片来源于网络，版权归原作者所有。如有侵权，请联系删除！