马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 loseway 于 2024-10-10 14:16 编辑
1. 个人背景 我们是来自电子科技大学的参赛团队，我们团队三人都是研究生（两名研二，一名研一）。我们所在的教研室主要的研究方向是太赫兹和射频电路的设计，因此本次集创赛加特兰杯的赛题与我们的研究方向比较契合。最后也是取得了全国总决赛一等奖的成绩，我们对这个结果也是非常的满意。 2. 赛题介绍 赛题要求设计一款工作于毫米波段的低噪声放大器，该电路用于5G毫米波通信收发机的接收系统中。利用成熟的CMOS工艺，在低电源电压下需提供高增益和大带宽的特点，同时具备低且平坦的噪声系数，并能工作于较宽的温度范围。 (1). 推荐采用工艺 40nm CMOS工艺（或Cadence GPDK 45nm CMOS工艺） (2). 设计指标： 工作电压1.1V +/- 5% 工作频率：24 GHz ~ 27 GHz 工作温度：-40 ~ 125 摄氏度 增益：> 12 dB 带内增益平坦度：< 1.5 dB 噪声系数：< 7 dB 带内噪声系数平坦度：< 1 dB 输入回波损耗：< -15 dB 输出回波损耗：< -10 dB (3). 附加题或进阶指标： 线性度IP1dB：> -7 dBm 在所有工艺角（MOS管FF/SS/TT）下均满足指标 具备尽可能低的功耗 具备尽可能小的面积 3. 项目实现过程 依据赛题所要求的指标，同时组委会也没有对具体的电路结构进行要求，考虑到低噪声放大器有多种结构，且在不同的指标上各有优劣，我们首先对常见的低噪声放大器结构进行了分析。 (1) 噪声消除低噪声放大器 噪声消除技术是近年来常用于 CMOS 低噪声放大器设计上的一种新技术。在输入匹配得到保证的前提下，该方法能够使输出噪声相互抵消而不影响信号传输，从而降低噪声系数。在实际设计中，对输入第一级的最大影响通常由晶体管的热噪声产生，通过适当的电路拓扑结构，可以使得输出产生与该噪声电流大小相等但反向的噪声电流且保证正常输入的射频信号同向（或者相反），两个反向的噪声电压相互抵消，从而消除晶体管热噪声对输出噪声的影响。 图1.噪声消除技术原理图 电路的主要噪声为场效应管的沟道热噪声，用来表示，如图1所示。一部分噪声电流由Y点分流，并经由并联反馈电阻输入晶体管的栅极，假设这部分电流为。可以看到，这部分噪声电流在X点处和在Y点出产生的噪声电压具有相同的极性，电压大小如下 而输入射频信号在 X 点处和在 Y 点处产生的信号电压具有相反的极性。X 点处和 Y 点处的信号和噪声具有不同的极性，令信号叠加，可以使噪声抵消。在经过信号叠加消除噪声后，输出的噪声电压可以表示为 令输出端噪声电压为零，即保证输出噪声电压被完全抵消。
(2) 反相器型低噪声放大器 和传统的共源极低噪声放大器相比，反相器型低噪声放大器具有优越的线性度。这是由于该结构能够在更宽的输入摆幅上保持恒定的跨导，并且由于电流在NMOS 和 PMOS 之间复用，对于给定的偏置电流能提供更大的跨导。然而为了实现匹配，与共源极相比，反相器型低噪声放大器需要更大的源极电感，同时NMOS 和 PMOS 的并联为电路的实际阻抗增加了更大的寄生电容。对于宽长比大的器件来说，上述的约束导致了严重的跨导和噪声系数的退化。 图2的反相器结构通过采用匹配网络代替传统的串联电感来实现，从而减轻了反相器 LNA 的噪声系数和跨导的退化。其工作原理为原本的输入阻抗由一个小的电感产生的实部和寄生电容产生的负虚部组成。通过一个并联的电感 Lsh，可以将输入阻抗移动到与 50Ω 的实部圆上，同时 Lser 与剩余的虚部共振。与标准的串联电感相比，其优点在于可以选取小的电感来实现，同时产生较低的噪声系数和较高的跨导，可以通过使用耦合电感器来紧凑的实现。 (3)电流复用型低噪声放大器 电流复用型低噪声放大器通过将第一级原本流向地的电流接到后面的几级放大器，从而降低了整体的功耗，同时由于低噪声放大器的噪声系数由第一级决定，因此电流复用型低噪声放大器能同时实现较低的功耗和噪声系数。 图3是一种电流复用 LNA 的原理图。通过将第一级放大器的电流耦合到后续两级，从而减少了所需的总电流。同时第三级放大器使用差分的 cascode 结构，从而提高了电路整体的线性度和稳定性。同时在第三级加入了交叉耦合电容，从而增大了跨导，提高了电路总体的增益。 图3.电流复用型低噪放原理图 (4)宽带低噪声放大器结构分析与选取 针对上述对宽带 LNA 的调研分析，结合本赛题要求的 24GHz - 27GHz的工作频率范围，本设计拟采用三耦合变压器的 LNA 结构，采用交错调谐的思路，使电路分别谐振在 24GHz 左右和 27GHz 左右，从而达到宽带的效果。但由于其采用了三级变压器耦合放大，实现 10GHz 以上的带宽，因此为了降低面积和功耗，本设计采用两级放大，级间采用变压器来实现匹配。另外，本设计为了改进线性度，采用带栅源交叉耦合电容的共栅级结构作为输出级，利用栅源交叉耦合电容来同时实现提高线性度和增加设计自由度的功能。利用该结构，可以实现后仿完美达到本赛题所需的基本设计指标。
(5) 具体设计过程 在完成了电路结构的选取和前仿之后，一个难点出现了：变压器版图的绘制。在过去的变压器设计中，我们往往先通过前仿确定好变压器的参数（电感值，耦合系数，Q值等），再根据Greenhouse, Wheeler等公式计算出无源器件的几何尺寸，在设计版图的过程中依据这些几何参数进来绘制，进行电磁仿真，对得到的电磁仿真结果进行评估。若得到的结果符合要求，则完成设计；若不符合，再对版图进行调整，直到得到满意的结果。这样的设计过程存在两个缺点：一是在对版图的尺寸进行调整的过程中，需要不断地修改尺寸，同时进行电磁仿真，会花费大量的时间；二是设计所参考的公式在高频下准确性不足，在毫米波频段下有较大的偏差。 因此，我们选择采用辅助工具——RFIC-GPT来进行变压器的设计。不同于过去依据公式和经验的设计方法，利用RFIC-GPT可以非常方便，快速且准确的进行无源器件的版图绘制和仿真。我们只需要先选择目标无源器件的类型，再输入前仿所确定的无源器件参数，点击提交计算即可得到输出的结果。同时对于不同的参数要求，RFIC-GPT也同时提供了多种生成结果。例如在我们进行变压器的设计时，在确定的工作频率和工艺下，只需要输入主线圈和次级线圈的电感值，Q值和耦合系数，在计算后会同时得到电感值误差最小，Q值误差最小，耦合系数误差最小和综合误差最小的版图结果，给予使用者非常大的选择自由度。在生成后也可以直接下载生成好的gds文件，再带入virtuoso中即可使用。通过使用RFIC-GPT，极大地缩短了无源器件绘制和迭代的时间，让设计者能将目光放在其他部分的设计中。 图4.RFIC-GPT使用界面 以我们所设计的输出端巴伦为例。在我们进行变压器版图的绘制过程中，由于赛题要求的工作频率为24GHz到27GHz，因此选择工作频率为25GHz。根据前仿得到的结果，我们确定了主线圈的电感值为1386pH,Q值为12；次级线圈的电感值为466pH，Q值为12，主次级线圈之间的耦合系数为0.53。通过查看40nm CMOS工艺的Layer信息，同时综合考虑了金属走线和互联关系，确定了主次线圈对应的金属层厚度。在完成了计算和生成之后，考虑到工作频率在毫米波频段内，最终选择了耦合系数误差较小的生成结果。 图5.使用RFIC-GPT进行变压器的设计 将生成好的gds文件导入到virtuoso中，在Layout中首先调整好层信息，再使用EMX进行电磁仿真。生成的变压器版图如图6，7所示，变压器的几何尺寸，电学参数也基本与RFIC-GPT工具计算得到的一致。 图6.利用RFIC-GPT设计的级间变压器版图 图7.利用RFIC-GPT设计的输出巴伦版图 4. 经验总结 通过这次集创赛，我们小组的三人都有很多的收获。虽然我们之前或多或少都有着毫米波电路的设计经验，但这是我们第一次完成从前仿，后仿到验证全流程的设计。在这里给大家分享一些经验： 首先是在毫米波频段设计电路时，前后仿的差别很大，特别是要考虑各种寄生电感和电容，这些因素可以在前仿时用一些典型值的电感/电容来代替，以免后仿性能出现特别大的恶化。 其次是后仿未必要在前仿完全确定后再进行，尤其是像变压器，电容等无源器件，可以提前进行一定的电磁仿真，再将生成的nport文件带回前仿电路，根据仿真结果再对电路进行调整，这个过程就可以使用RFIC-GPT工具生成目标的电感/变压器，从而节省大量的时间。 最后是各个指标之间的折衷，我们一开始就把目光放在了高线性度这一指标上，但是高的线性度是以牺牲增益和功耗为代价的，同时使用多个变压器也让我们整体版图的面积较大，因此如何在这些指标之间权衡也是一门功夫。 希望所有有意向参加集创赛的同学都能在比赛中有所收获，取得满意的成绩！
| 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2024-10-10 14:09:45
