PLL 分频器相位噪声仿真

ly_ · 发表于 2024-10-9 10:16:29

分频器内有2、4、8、16分频，通过控制信号选择其中一种分频后的信号进行输出。如果输入是16G，选择8分频后的信号输出，那么仿输出的相位噪声该如何设置呢？PSS中的beat frequency需设置为16G/16=1G才能收敛。

登录/注册后可看大图

tanborui123 · 发表于 2024-10-9 10:16:30

ly_ 发表于 2024-10-9 16:24
分频器内同时还存在16分频后的信号也就是1G，只不过通过选择器选的8分频后的信号进行输出，所以pss中设置 ...

对

tanborui123 · 发表于 2024-10-9 14:32:34

按道理不对吧，pss填的频率应该是最小的基数频率，你16G输入8分频，那最小的基频应该是2G.至于pnoise，填那个relative harmonic，这里填整数N，pnoise分析的信号就是基频*N的信号，默认是1。

ly_ · 发表于 2024-10-9 16:24:33

本帖最后由 ly_ 于 2024-10-9 16:26 编辑

tanborui123 发表于 2024-10-9 14:32
按道理不对吧，pss填的频率应该是最小的基数频率，你16G输入8分频，那最小的基频应该是2G.至于pnoise，填那 ...

分频器内同时还存在16分频后的信号也就是1G，只不过通过选择器选的8分频后的信号进行输出，所以pss中设置的为1G.如果我要看最终输出口是8分频后输出为2G的相噪，那relative应该设置为2吗？

ly_ · 发表于 2024-10-9 20:18:06

tanborui123 发表于 2024-10-9 16:45
对

好的谢谢

[求助] PLL 分频器相位噪声仿真