在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1623|回复: 7

[求助] 拉扎维带隙基准启动问题!!

[复制链接]
发表于 2024-9-30 19:55:56 | 显示全部楼层 |阅读模式
10资产
求问
拉扎维书上带隙基准实例分析中的Bandgap 添加了LDO来产生局部电源电压VDDL,但是带隙基准电路启动时还没产生VDDL,没有基准电压输出,即VR1=0,那么就没有局部电源电压VDDL,VDDL=0。 这个电路是不是不能正常启动(先有鸡先有蛋??),但是跑了仿真能正常工作,有点疑惑。参考文献已附上,求大佬解答。

bandgap.jpg

A Low-Power Differential CMOS Bandgap Reference.pdf

256.06 KB, 下载次数: 27 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2024-10-1 20:38:57 | 显示全部楼层
一般情况需要加启动电路防止进入VDDL=0的状态,但是如果左边的运放输出范围本身就是不可能达到0V,比如无论运放的输入为什么状态,输出都在1V以上,那么就不需要额外的启动电路了。
 楼主| 发表于 2024-10-1 20:45:38 | 显示全部楼层


acrofoxAgain 发表于 2024-10-1 20:38
一般情况需要加启动电路防止进入VDDL=0的状态,但是如果左边的运放输出范围本身就是不可能达到0V,比如无论 ...


这里左上角为LDO输出,VDDL固定在VR1*(1+Rr1/Rr1+Rr2),启动前VR1应该是零,所以VDDL=0。加了启动电路之后没有VDDL,感觉bandgap启动不了欸
发表于 2024-10-1 21:55:11 | 显示全部楼层


Pc_ 发表于 2024-10-1 20:45
这里左上角为LDO输出,VDDL固定在VR1*(1+Rr1/Rr1+Rr2),启动前VR1应该是零,所以VDDL=0。加了启动电路 ...


图中的启动电路是针对带隙的,一般情况下需要加另一个启动电路,避免LDO输出为零。但是如果LDO内部(也就是那个运放内部)就有机制确保输出不会太低的呢?那就不需要了。
发表于 2024-10-2 20:17:59 | 显示全部楼层
LDO误差放大器怎么可能没有电源/?
发表于 2024-10-2 20:19:04 | 显示全部楼层
LDO误差放大器怎么可能没有电源/?
发表于 2024-10-3 22:28:14 | 显示全部楼层


ztstg2018 发表于 2024-10-2 20:19
LDO误差放大器怎么可能没有电源/?


请看图上文字:“为了简略起见,忽略了一些细节”
发表于 2024-12-27 09:07:21 | 显示全部楼层
蹲一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 01:49 , Processed in 0.024269 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表