FPGA实现点数映射问题

TUJzzz · 发表于 2024-9-29 11:28:20

使用语言：verilog
情况1：
输入有1_000_000个指示值，根据指示值要取出40个数据，，数据的起始地址依次为0 5 10....

情况2：
输入有1_000_000个指示值，根据指示值要取出40个数据，，数据的起始地址依次为0 8 16....

想要根据指示值得出数据的起始地址，
我目前只想得到指示值/25_000保留整数，然后再乘5或8去得出这个初始地址，但是这毕竟这样又涉及除法又涉及乘法，FPGA实现上很麻烦，

主要想不明白的是如何把1_000_000个点映射到40个值上去，应为不是2的倍数，我想这没法直接截位。

想请教一下各位大佬，有没有好的办法去实现。

zhaozhety · 发表于 2024-9-30 17:22:39

取模也行%40，可以在编译的时候设置调用DSP，DSP用不了太多资源

chengkunjie · 发表于 2024-10-2 23:15:01

除法取整等效成乘以倒数再取整，就不用除法器了

[求助] FPGA实现点数映射问题

站长推荐 /1