在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 184|回复: 2

[求助] FPGA实现点数映射问题

[复制链接]
发表于 6 天前 | 显示全部楼层 |阅读模式
200资产

使用语言:verilog
情况1:
输入有1_000_000个指示值,根据指示值要取出40个数据,,数据的起始地址依次为0 5 10....



情况2:
输入有1_000_000个指示值,根据指示值要取出40个数据,,数据的起始地址依次为0 8 16....

想要根据指示值得出数据的起始地址,
我目前只想得到 指示值/25_000保留整数,然后再乘5或8去得出这个初始地址,但是这毕竟这样又涉及除法又涉及乘法,FPGA实现上很麻烦,

主要想不明白的是如何把1_000_000个点映射到40个值上去,应为不是2的倍数,我想这没法直接截位。

想请教一下各位大佬,有没有好的办法去实现。

发表于 5 天前 | 显示全部楼层
取模也行%40,可以在编译的时候设置调用DSP,DSP用不了太多资源
发表于 3 天前 | 显示全部楼层
除法取整等效成乘以倒数再取整,就不用除法器了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-10-5 17:17 , Processed in 0.015045 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表