FPGA实现点数映射问题

TUJzzz

使用语言：verilog
情况1：
输入有1_000_000个指示值，根据指示值要取出40个数据，，数据的起始地址依次为0 5 10....



情况2：
输入有1_000_000个指示值，根据指示值要取出40个数据，，数据的起始地址依次为0 8 16....

想要根据指示值得出数据的起始地址，
我目前只想得到 指示值/25_000保留整数，然后再乘5或8去得出这个初始地址，但是这毕竟这样又涉及除法又涉及乘法，FPGA实现上很麻烦，

主要想不明白的是如何把1_000_000个点映射到40个值上去，应为不是2的倍数，我想这没法直接截位。

想请教一下各位大佬，有没有好的办法去实现。