DC-DC中电流采样模块分析求助

zebsf

                               
登录/注册后可看大图

求大佬讲解一下这个电流采样模块的原理，小弟分析了好久……以为右边是个运放，但是结构中没有尾电流源，且运放没有接反馈……无奈求助于大神！

zebsf

顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶

chf1

zebsf 发表于 2024-9-25 22:05
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶 ...

不太清楚你的VIN/VL以及EN高电平之间的关系，只能说EN=1，右边电路才能正常工作，黄色部分就是电流镜像电路，EN=1,下面的NMOS开关导通阻抗做小一些，就近似接地了，VBN2连接的偏置管子没画出来，但电阻下面就是尾电流管只不过叠了cascode（可能为提高CMRR，电阻应该是提高线性度用的），VBN就是决定电路电流大小的偏置电压（由电流偏置得到电压）。至于负反馈是有的，就是中间那个低压共源共栅结构，类似五管OTA的输出稳定原理。而且这个放大更接近于电流放大，可以看看sansen的书有。
还有一个问题是，你这个电路是不是少了一个偏置，最右边从上往下第二个管子是一个悬空的栅，没有偏置接他吗？

zebsf

chf1 发表于 2024-9-26 09:55
不太清楚你的VIN/VL以及EN高电平之间的关系，只能说EN=1，右边电路才能正常工作，黄色部分就是电流镜像电 ...

非常感谢老哥的回答。不好意思，没有描述清楚，这是一个buck-boost的电流采样电流，VIN是芯片的输入端，L1是在电感前端的采样点。VBN2连接的偏置管子是没有画出来，都是电流镜像过来的。之前没有见到过这样的尾电流的做法，我有尝试过把您说是尾电流上面那个电阻断开，确实输出波形就和输入波形不一样了。我现在学的比较浅，我以为负反馈都是从输出接到输入负端。我看到电流采样反馈是下面这个图。另外老哥sansen的书叫啥，我去恶补一下；然后老哥这个输出和输入是有一定的公式推导关系的吗？

zebsf

chf1 发表于 2024-9-26 09:55
不太清楚你的VIN/VL以及EN高电平之间的关系，只能说EN=1，右边电路才能正常工作，黄色部分就是电流镜像电 ...

老哥，这个栅极是连这的

chf1

zebsf 发表于 2024-9-26 10:48
老哥，这个栅极是连这的

输入管确定是P管么？是P管的话电阻可能是用来平衡共模电压的。
连那里我知道啊，问题是给一个固定的电流I，VSG和VSD都没有限制，那确定不了工作区域啊，不能理所当然认为工作在饱和区或者亚阈值区，你可以仔细看看你画的图是不是少接了一根线，比如左侧应该是二极管连接的接法。
EN=1，按道理是采样时刻，左边VIN端的并联电阻阻值应该大于串联电阻阻值，这样采样出来就是跟iL斜率有关的函数，但是你这个是PMOS开关所以我很疑惑这样对不对，但EN=0，明确电流管肯定截止，所以我推测EN=1就是PMOS开关打开，EN=0 PMOS开关截止，VOUT此时悬空，可能处于维持态；
sansen书就叫模拟集成电路精粹，你搜搜论坛上有的；
至于你那个示意图电路确实更稳定一些，输出负反馈对电路更友好，这个电路确实没有输出的负反馈，在输出上下部分存在电流竞争，输入线性范围比较小，如果sense电压差不大的话应该可以用。
以上只是个人拙见。

                               
登录/注册后可看大图

zebsf

chf1 发表于 2024-9-26 11:09
输入管确定是P管么？是P管的话电阻可能是用来平衡共模电压的。
连那里我知道啊，问题是给一个固定的电流 ...

老哥，我去确认了一下，左边确实是二极管连接法，而且输入对管是NMOS，非常的抱歉这个疏忽了，然后左边P管的使能是-EN与N管的使能EN是相反的关系

zebsf

chf1 发表于 2024-9-26 11:09
输入管确定是P管么？是P管的话电阻可能是用来平衡共模电压的。
连那里我知道啊，问题是给一个固定的电流 ...

                               
登录/注册后可看大图

是这样的图，非常抱歉给你造成误解

zebsf

chf1 发表于 2024-9-26 11:09
输入管确定是P管么？是P管的话电阻可能是用来平衡共模电压的。
连那里我知道啊，问题是给一个固定的电流 ...

                               
登录/注册后可看大图

图应该是这样的

chf1

zebsf 发表于 2024-9-26 18:07
老哥，我去确认了一下，左边确实是二极管连接法，而且输入对管是NMOS，非常的抱歉这个疏忽了，然后左边P ...

那就没问题了。就是那个/L改成/RDCR（电感上的电阻）直接就是跟iL成正比的函数了，然后通过增益放大得到输出；
EN=0时，VOUT最好降为0或者某个共模电平方便下一次采样。开关管导通阻抗做小一些。
运放设计的话主要是带宽BW得满足主环路的速度以及延时要求，稳定性，增益也要小心设计，不要让输出管子进入线性区，否则放大能力下降（如果像你的示意图那样加入输出反馈更好，就是还要看看闭环稳定性）

                               
登录/注册后可看大图