在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 723|回复: 10

[求助] 11bit SAR ADC前仿ENOB下降原因?

[复制链接]
发表于 2024-9-22 17:50:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题

所设计的SAR ADC为11bit,采用上极板采样,二进制权重CDAC,异步SAR逻辑 进行设计。在进行仿真动态性能时,发现ENOB为9.6bit。现发现CDAC在切换时无法达到预期效果,如第一位比较后CDAC应跳变900mV,但是设计中最终跳变为894mV,想问一下是否是这个原因导致ENOB下降?如果是该原因该从哪方面进行解决?

同时发现CDAC切换时会有一段时间乱跳,发现进行切换的电平在比较期间会有波动,该问题是由什么原因导致的呢?

感谢各位大佬指点!

CDAC切换不足900mV

CDAC切换不足900mV

CDAC在每次切换时会波动很大再稳定

CDAC在每次切换时会波动很大再稳定

FFT结果

FFT结果

CDAC下极板电位会有波动

CDAC下极板电位会有波动
发表于 2024-9-22 18:25:33 | 显示全部楼层
从图片来看,给人的感觉是高位还没有完全建立,就开始比较了。楼主先试试降低速度。
 楼主| 发表于 2024-9-22 18:44:24 | 显示全部楼层


wjx197733 发表于 2024-9-22 18:25
从图片来看,给人的感觉是高位还没有完全建立,就开始比较了。楼主先试试降低速度。 ...


我增加驱动管的尺寸是不是也是一样的道理?我比较器一次的时间是3.5ns左右,驱动最大的电容是2.6pF,这时候CDAC的开关管一般取多大较为合适啊,180nm工艺
发表于 2024-9-22 19:11:51 | 显示全部楼层


Jiang_student 发表于 2024-9-22 18:44
我增加驱动管的尺寸是不是也是一样的道理?我比较器一次的时间是3.5ns左右,驱动最大的电容是2.6pF,这时 ...


楼主可以根据vo=vi(1-e^t/tao)来计算。t应该是周期的一半,tao就是r*c。楼主试过先用理想比较器仿真吗?看看你提到的894mV电压是不是由于比较器寄生电容的原因。
 楼主| 发表于 2024-9-22 19:17:09 | 显示全部楼层


wjx197733 发表于 2024-9-22 19:11
楼主可以根据vo=vi(1-e^t/tao)来计算。t应该是周期的一半,tao就是r*c。楼主试过先用理想比较器仿真吗? ...


不是用理想比较器进行仿真的,比较器输入端是8u/500n。寄生电容会有这么大影响吗?单位电容是5.4fF
发表于 2024-9-22 19:51:20 | 显示全部楼层
这不就是信号突变时的吉伯斯现象吗
 楼主| 发表于 2024-9-22 20:02:21 | 显示全部楼层


leangyi 发表于 2024-9-22 19:51
这不就是信号突变时的吉伯斯现象吗


控制DAC下极板的电位理论上是应该不变的,因为我的DACP<10>和DACP<9>是不同的触发器给的,理论上应该是不影响的

发表于 2024-9-23 19:11:01 | 显示全部楼层
给个思路吧,首先把一些器件换成理想的,然后给理想器件加上非理性的东西,就能即直观又印象深刻的理解各个模块的非理性效应了。
比如开关换成理想的,然后给开关添加导通电阻,添加时钟贯通电容,达到跟实际器件同样的仿真效果。
发表于 2024-9-23 21:28:00 | 显示全部楼层
应该是对地寄生电容带来的固有的增益衰减。
发表于 2024-9-24 21:13:24 | 显示全部楼层
CDAC跳变894mV是很正常的事情呀,因为你的比较器一定有寄生电容,所以增益会衰减,但是这些并不影响动态的性能。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:59 , Processed in 0.022469 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表