ahdlLib库中adc_8bit_ideal仿真问题

xtxtbxtp · 发表于 2024-9-19 10:00:08

您需要登录才可以下载或查看，没有账号？注册

×

新手学习中
请问这样进行设置，哪里出现了问题？为什么仿真结果一直是0呢？有点不理解adc_8bit_ideal中这些参数设置的含义？请各位大佬不吝赐教，非常感激！

DT27 · 发表于 2024-9-19 10:25:50

你的vclk正负极接反了，这样adc不会被触发，除非你把adc里面的vtrans_clk改成-0.9

DT27 · 发表于 2024-9-19 10:34:28

至于这颗理想ADC的每项设定参数代表的意义可以对该元件按"e"选择verilog a，来看实际描述电路行为的码

jiangnaner · 发表于 2024-9-19 10:36:54

正负极接反了

xtxtbxtp · 发表于 2024-9-19 21:04:32

DT27 发表于 2024-9-19 10:25
你的vclk正负极接反了，这样adc不会被触发，除非你把adc里面的vtrans_clk改成-0.9 ...

非常感谢您的回复，一下清楚了!再次感谢！

muchunlin · 发表于 2024-10-31 09:28:03

你好，请问一下那些参数怎么设置才能让这个工作呀

账号		自动登录	找回密码
密码			注册

[求助] ahdlLib库中adc_8bit_ideal仿真问题