在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 588|回复: 6

[求助] 反向器延迟时间分析

[复制链接]
发表于 2024-9-18 10:39:32 | 显示全部楼层 |阅读模式
20资产



想问问各位大佬,为什么这个结构可以实现Vc增加,延迟时间增加的功能呢?求帮忙分析一下电路

                               
登录/注册后可看大图

最佳答案

查看完整内容

这个是两级反相器级联,实现delay功能吧。 当inv的后端从0到1时,后面接的Vc连接的CMOS的D端电压会增加,如果Vc增大,那么Vc连接的CMOS管电流会变大,导致给后面的电流变小,会增大transition时间,导致delay变大。 当inv的后端从1到0时,后面接的Vc连接的CMOS的D端电压会降级,S端连接的相当于一个二极管,电流不会逆流,那么这个时候的transition会很小,delay也很小。 由于两个inv级联,不管in是从0到1,还是从1到0,后面总有一 ...
发表于 2024-9-18 10:39:33 | 显示全部楼层
这个是两级反相器级联,实现delay功能吧。 当inv的后端从0到1时,后面接的Vc连接的CMOS的D端电压会增加,如果Vc增大,那么Vc连接的CMOS管电流会变大,导致给后面的电流变小,会增大transition时间,导致delay变大。 当inv的后端从1到0时,后面接的Vc连接的CMOS的D端电压会降级,S端连接的相当于一个二极管,电流不会逆流,那么这个时候的transition会很小,delay也很小。 由于两个inv级联,不管in是从0到1,还是从1到0,后面总有一个Vc连接的CMOS充电,导致transition变大,delay增加。 如果只有一级inv, 只会在一个沿delay增加
发表于 2024-9-18 12:59:01 | 显示全部楼层
用了mos的电容编号区域,Vc变了,电容变了,下面的管子是主力
 楼主| 发表于 2024-9-18 14:27:03 | 显示全部楼层


canglaoshi01 发表于 2024-9-18 12:59
用了mos的电容编号区域,Vc变了,电容变了,下面的管子是主力




谢谢哥,但是我发现调节Vc连接的MOS管尺寸会增大延迟时间,但是增加最下面管子的尺寸不会显著增大延迟时间呀,为什么下面的管子是主力呢
发表于 2024-9-18 14:39:23 | 显示全部楼层
我的理解:调节VC连接的MOS管,就相当于调节了这条支路电流,使得给下一级反相器MOS电容充电的电流变小了,所以延迟增大了
发表于 2024-9-19 11:25:40 | 显示全部楼层
你把那个二极管去掉,应该还是一样的现象,我觉得也是驱动电流变小了,导致延迟增加,二极管的作用应该是源退化结构,增大线性度范围
发表于 2024-9-19 13:35:43 | 显示全部楼层
负载电流影响delay
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:48 , Processed in 0.026359 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表