仿真

zhao7 · 发表于 2024-8-29 11:45:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助：log里编译了此文件，仿真的verdi看不到行为模型内部的代码？但是仿真能pass；

是不是编译选项有什么问题啊；

saipolo · 发表于 2024-8-29 14:48:18

调试权限等级不够。verilog代码用`celldefine……`endcelldefine保护起来了，默认调试等级下，仿真器认为这块代码属于是cell库，你没必须了解内部代码细节。这时候你在verdi看不到这块代码，当然你uvm_hdl_xxx操作这块代码内部信号也不会成功，要报错。要看到这块代码，可以把celldefine和endcelldefine去掉，但一般来说不允许改公共库，你可以改编译参数，加上-debug_region=cell。

gaurson · 发表于 2024-8-30 18:44:50

在verdi后面加上-ssv -ssy -ssz试试？

zhao7 · 发表于 2024-9-29 10:37:35

saipolo 发表于 2024-8-29 14:48
调试权限等级不够。verilog代码用`celldefine……`endcelldefine保护起来了，默认调试等级下，仿真器认为这 ...

好的，谢谢

zhao7 · 发表于 2024-9-29 10:40:23

gaurson 发表于 2024-8-30 18:44
在verdi后面加上-ssv -ssy -ssz试试？

加了，不行，后来解决了，这个文件不能放-y后面，得放-v后编译才可以，不知道为什么

[求助] 仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1