在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 509|回复: 6

[求助] 向各位大佬求教几个问题,TSMC18添加ESD可以使用库里带的含ESD后缀的器件直接替代吗?

[复制链接]
发表于 2024-8-24 16:03:36 | 显示全部楼层 |阅读模式
100资产

      如图,这是工艺库的symbol和对应版图,若可以,在每一个pin脚下加入一个对应的器件是否可行?此外,问一个小白问题,pin脚和pad有什么区别呢?还有,如果我mos器件的gate端直接接的是pin脚,这种情况下DRC报浮栅的错误应该是没有问题的把?


         变得.PNG

         捕获1.PNG

         Cache_19ae2b3205d9f0ab.jpg


发表于 2024-8-26 09:33:19 | 显示全部楼层
兄弟,从你现在问的问题来看你暂时不能独立承担项目,你的问题要问你公司的前辈或者带你的人,因为他们给你回答后,后面会有很多连带问题出来,这些附带的问题和解决方法会逐步积累直到搭建起你整个知识结构的框架。
这里只能回答一些是和否加一些简单的表述,一般只适合你当下的具体问题。
当然后面有大佬冲上来就当我没说哈。

点评

你说得对!  发表于 2024-8-27 11:44
发表于 2024-8-26 15:17:24 | 显示全部楼层
在每一个pin脚下加入一个对应的器件是否可行?
ESD防护取决于你电路或者整芯片的方案决定,不是单纯的加所谓的ESD器件就行的。每个PIN脚也分信号PAD,电源等;
pin脚和pad有什么区别呢?
PIN一般指的是需要打线的PAD,根据封装决定;PAD指的是IO的一部分,分打线PAD和测试PAD;
如果我mos器件的gate端直接接的是pin脚,这种情况下DRC报浮栅的错误应该是有问题的,输入不允许存在浮空,一般也不会直接接pin,需要做防护;
发表于 2024-8-27 13:59:28 | 显示全部楼层
1.结合ESD能力设计指标,核对工艺文件器件参数曲线,制定ESD器件大小。
2.结合PIN 与内部电路情况确定ESD放电器件架构和接法。
3.结合环路情况及电源域之间情况确定环路结构及环路互连风险
 楼主| 发表于 2024-8-28 23:54:25 | 显示全部楼层


tuohong 发表于 2024-8-26 09:33
兄弟,从你现在问的问题来看你暂时不能独立承担项目,你的问题要问你公司的前辈或者带你的人,因为他们给你 ...


目前是学生阶段,然后团队最近在做这些,没人会,大多自己琢磨,最近这几个问题解决的差不多了,大概都懂了
 楼主| 发表于 2024-8-29 00:20:31 | 显示全部楼层


Chenhw 发表于 2024-8-26 15:17
在每一个pin脚下加入一个对应的器件是否可行?
ESD防护取决于你电路或者整芯片的方案决定,不是单纯的加所谓 ...


谢谢大哥指导,最近也找了很多人,大致解决了,实在是刚接触,指导也不好找
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 10:57 , Processed in 0.019267 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表