在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1029|回复: 4

[求助] 有关DAC跳变的问题

[复制链接]
发表于 2024-8-23 18:18:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本人在做有关ADC的毕设,在仿真DAC的部分时发现DAC跳变时会有一小段误差,如图1中红圈所示。该误差有将近8mv的大小已经远超设计的1LSB大小了,请问各位大佬这种情况是什么原因造成的?另外该如何解决?

图1 DAC波形(红圈处存在误差)

图1 DAC波形(红圈处存在误差)

图2 没有红圈的DAC波形

图2 没有红圈的DAC波形

图3 比较器的结构图

图3 比较器的结构图

图4 DAC的结构图

图4 DAC的结构图

图5 DAC+比较器时钟波形

图5 DAC+比较器时钟波形
发表于 2024-8-23 19:25:30 | 显示全部楼层
时钟馈通有无可能
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-8-24 19:26:44 | 显示全部楼层


   
tsilung 发表于 2024-8-23 19:25
时钟馈通有无可能


请问是否是ADC采样开关处的时钟馈通所造成的影响?我的开关是这种栅压自举的结构,请问在这种情况下增大负载电容能够减小时钟馈通吗?
111.png
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-8-25 23:14:22 来自手机 | 显示全部楼层
顶顶!
回复 支持 反对

使用道具 举报

发表于 2024-8-26 10:40:05 | 显示全部楼层
桥接电容取整数的话确实会这样有个跳变,可以先换成分数的看看效果,后续估计是得加上校正吧
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-7 05:27 , Processed in 0.015968 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表