在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 560|回复: 4

[求助] 有熟悉东部0.18的DRC规则的大佬吗

[复制链接]
发表于 2024-8-23 17:28:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
内部电路报LU的错,没接PAD不是IO,但是DRC当IO电路处理了,这种通常要怎么处理?是不是DRC的什么开关需要关掉?关键是我把elpnp_var1p这个ESD放进来就会报这个问题,不知道DRC是怎么识别IO和非IO的,有没有熟悉东部的规则的大佬给点意见?
1724405065296.png
发表于 2024-8-23 17:44:00 | 显示全部楼层
很有可能是把GND、VCC认成IO PAD了,这个latch up的判断机制就是看是否直接与IO pad连接,在我上一个项目中,GND、VCC的名字为VN、VP,也出现了类似问题,是通过用txt层次打两个abel在pad上解决的,分别打上:“GND” “Not LU PAD”以及“VCC” “Not LU PAD”,可以试试看
发表于 2024-8-23 18:27:05 | 显示全部楼层
本帖最后由 leland.li 于 2024-8-23 18:29 编辑

有些工艺,认LUP rule分两种一种是layer,另一种是text。你这个可能是开了认text的LUP rule,并把VDD和VSS 写成到了IO 栏里, rule option 改成认layer的可能就好了
发表于 2024-8-24 11:36:08 | 显示全部楼层


你好,请多看看文档。

Latchup这章前给了“Definition for Layout Rules”,对一下关键词进行了详细描述,其后还有图示解释。

而且,文档中有对LU.LV.2a这个规则的详细解释,里面描述了DRC是怎么判定LV I/O NMOS的,分两种:

  • LV I/O NMOS are defined by NACT interacting with ESDMY layer and (V2 or V5 or V7)。 这种情况情况,只通过ESDMY和电压标志层来判断,与PAD无关。
  • or interacting with ESDMY layer and (V2 or V5 or V7) connected to an I/O Pad directly。 这种情况,考虑PAD。



2.png 1.png
发表于 2024-8-29 09:31:46 | 显示全部楼层


yanpflove 发表于 2024-8-24 11:36
你好,请多看看文档。

Latchup这章前给了“Definition for Layout Rules”,对一下关键词进行了详细描述 ...


每次大佬都解释的很清楚
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:33 , Processed in 0.017723 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表