带隙基准电路设计中遇到的问题

MRSz

本人刚开始自学模拟ic设计，近期尝试设计了一个带隙基准电路，但是遇到了一些问题，希望得到站内大佬的解答。
使用的工艺库：tsmc18rf。电路构成：banda结构核心+高阶电流补偿+密勒补偿二级运放+启动电路。电源3.3V，温度范围-40~125度。电路原理图如下。

在仿真过程中我遇到了两个问题：
1. 使用电流源对运放单独进行测试，负载1pF，得到增益70dB，相位裕度70°。在完整电路中，在运放输出端加iprobe，得到环路增益55dB，但是相位裕度在还未下降至90时就又回升。我想知道这是正常现象还是由于我的设计失误产生的？（此外，我在运放两个输入端分别加iprobe测试环路增益，发现相位裕度回升的情况发生在负反馈环路，即运放正输入端，另一端没有。）
运放增益如下。

环路增益如下。

2. 在选择电阻的过程中，我在该工艺库中没有找到站内帖子推荐的poly电阻rpposab，且电路需求电阻较大，于是我先选用同样是poly电阻且方阻较大（1075）的rppolrpo（P+poly w/o silicide 2um<W），使用rppolrpo过后vref-T曲线并没有出现下开口的抛物线，温度系数也最多调到17ppm/K。（ptce1=-1.692e-3 ptce2=-9.616e-6 ptcp1=-7.541e-5 ptcp2=3.561e-7，工艺库中这个电阻的参数Rend1和Rend2与ptce相关，Rpure与ptcp相关，我没有看太懂。）
于是我后来换成了另一个方阻较大（927）的rnwsti（NW diff under STI），tc1=2.97e-3 tc2=1.10e-5，这次温度曲线是下开口的抛物线。在加入高阶补偿并调整电阻阻值后，出现了双开口的曲线，温度系数2.98ppm/K。vref-T曲线如下。

我想知道我的电阻选择和电路设计存在什么问题，以至于poly电阻在我的电路里并没有起到好的作用，以及选择扩散电阻在实际应用中是否可行。
另外，由于该工艺库高方阻的N阱扩散电阻和poly电阻都要求宽度>2um，以至于我的版图上电阻占的面积比晶体管还大，我想知道这是不是不可接受的？我是不是应该换一个工艺库来重新实现我的设计？

万分感谢！