在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 241|回复: 6

[求助] 关于gmid设计中输入管因为有vdd/2的偏置引起的设计问题

[复制链接]
发表于 2024-8-16 10:31:00 | 显示全部楼层 |阅读模式
50资产

                               
登录/注册后可看大图

用gmid设计的时候没考虑到输入管的偏置点在600mV,这样会导致设计出来的W/L没法直接用还得调很多最后gm/id也乱了,如果输入管偏置可以只给250mV,那就不用gmid设计出来的值就是正确的,不知道这个问题大家都是怎么解决的,是设计好后再根据实际情况调节输入管W/L吗,感觉这样gm/id就乱了,是我调的方法有问题吗,这个设计里我是加大W放大了17倍

发表于 2024-8-18 00:34:49 | 显示全部楼层
这和gmid有什么关系   你这结构的输入共模范围最大值也就是1.2-Vov电流镜-Vgs输入管   你觉得能让输入共模在600mV吗   你加大输入管的尺寸不过是减小了Vgs,所以勉强能行  但是你如果1.2V供电需要很高的输入共模电平 建议采用NMOS输入对  
 楼主| 发表于 2024-8-18 19:23:07 | 显示全部楼层


bxshcc 发表于 2024-8-18 00:34
这和gmid有什么关系   你这结构的输入共模范围最大值也就是1.2-Vov电流镜-Vgs输入管   你觉得能让输入共模 ...


谢谢哥回复。我觉得用n管的话也是Vov电流镜+Vgs输入管,和p管一样呀(n管Vgs可能小一些),按照n管p管这两项相等的话,n管可以到600mV,p管就是1200-600=600mV,这两项小的话n管p管就都可以,我主要是想吧输入共模设置在600mV(vdd/2)处,不知道该怎么设计
发表于 2024-8-18 20:33:57 | 显示全部楼层


fantasy19853 发表于 2024-8-18 19:23
谢谢哥回复。我觉得用n管的话也是Vov电流镜+Vgs输入管,和p管一样呀(n管Vgs可能小一些),按照n管p管这 ...


仔细去看看书    NMOS与PMOS输入的结构有什么差别   看看是不是和你想象的一样   仔细学习一下共模输入范围
 楼主| 发表于 2024-8-18 21:42:47 | 显示全部楼层


bxshcc 发表于 2024-8-18 20:33
仔细去看看书    NMOS与PMOS输入的结构有什么差别   看看是不是和你想象的一样   仔细学习一下共模输入范 ...


我看书上也是这么写的,razavi321页。我理解的是n管的Vov电流镜+Vgs输入管如果小于600,那p管的Vov电流镜+Vgs输入管也小于600(没考虑n管p管vgs不同,同样的gm,n管vgs应该小一些,这个角度看n管可能可以),要是p管的Vov电流镜+Vgs输入管也小于600,那Vincm最大值就是1.2-0.6=0.6V,这样600mv也就可以了。谢谢哥指点,不知道我理解的对不对。图片在回复上发不上来,我发到帖子里试试

 楼主| 发表于 2024-8-18 21:43:50 | 显示全部楼层
razavi321页
微信图片_20240818214327.jpg
发表于 2024-8-18 23:26:37 | 显示全部楼层


fantasy19853 发表于 2024-8-18 21:42
我看书上也是这么写的,razavi321页。我理解的是n管的Vov电流镜+Vgs输入管如果小于600,那p管的Vov电流镜 ...


你算一下PMOS输入你分配的电流镜的Vov和输入管的Vgs是否满足小于600mV不就知道了    321页你画红线的地方后面还有句话不知你看到没   PMOS可以处理共模到0  NMOS可以处理共模到VDD
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-17 03:33 , Processed in 0.026608 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表