时钟buffer或 ADC 数据输出buffer的设计和仿真

linda313417 · 发表于 2024-8-6 14:47:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

① 在设计时钟buffer或 ADC 数据输出buffer的时候，要考虑些什么因素呢？不能直接堆一个四级的反相器链吧？
② 在单独仿真buffer链模块的时候，需要看哪些指标呢？
③ 我看到有些设计是有时候反相器分开，有时候又并联在一起是为什么呢？反相器的个数和尺寸好像并不是只是以1：2：4：8的四级构成，具体该怎么考虑呢？

lyx1203 · 发表于 2024-8-7 11:54:09

mark mark

[求助] 时钟buffer或 ADC 数据输出buffer的设计和仿真

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2