在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 716|回复: 3

[求助] 请问CML与LVDS的区别是什么

[复制链接]
发表于 2024-7-30 16:38:23 | 显示全部楼层 |阅读模式
200资产

                               
登录/注册后可看大图

这是2006年一篇讨论CML与LVDS的手册里的图。按我的理解就是LVDS是一个由严格电平标准的接口标准,CML相对自由。

按照维基的定义:he basic principle of CML is that [color=var(--color-progressive,#36c)]current from a [color=var(--color-progressive,#36c)]constant current generator is steered between two alternate paths depending on whether a logic zero or logic one is being represented. Typically, the generator is connected to the two sources of a pair of differential [color=var(--color-progressive,#36c)]FETs, with the two paths being their two drains. The [color=var(--color-progressive,#36c)]bipolar equivalent [color=var(--color-progressive,#36c)]emitter-coupled logic (ECL) operates similarly, with the output being taken from the collectors of the BJT transistors.

按这个定义LVDS也是在两个环路之间切换啊。

还有我看很多文章和手册里都提到CML位于放大区比LVDS的饱和区可以做的更快,但这不是同一个意思吗。我个人的理解是在早期CML多使用BJT工艺速率更快,这个说法保留下来,是否现在不适用了呢?

 楼主| 发表于 2024-7-31 09:14:25 | 显示全部楼层
顶。。。。。。。。。
发表于 2024-8-2 15:06:50 | 显示全部楼层
https://blog.csdn.net/weixin_453 ... -blog-127271096.235^v43^pc_blog_bottom_relevance_base8&spm=1001.2101.3001.4242.1&utm_relevant_index=3
 楼主| 发表于 2024-8-9 10:39:11 | 显示全部楼层


huangsirbuhui 发表于 2024-8-2 15:06
https://blog.csdn.net/weixin_45365488/article/details/135659566?utm_medium=distribute.pc_relevant.no ...


您好,这也没说LVDS与CML的区别呀,只有互连的接口
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 02:29 , Processed in 0.039529 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表