运放的自偏置和带隙电流偏置问题

bandage510 · 发表于 2024-7-30 09:52:23

您需要登录才可以下载或查看，没有账号？注册

x

如图，LZ最近看有的运放采用如图结构来给运放提供偏置。会引入大的电阻（5V VDD，减去MOS的VDS，产生10u偏置电流，大概需要300多K的电阻）。
为什么不直接从BG中引电流进来呢，这也是最常见的偏置方法，想请问大家这种自偏置有什么优点吗。多谢

acging · 发表于 2024-7-30 10:25:17

省面积，没有启动问题，牺牲了精度。

bandage510 · 发表于 2024-7-30 10:31:47

acging 发表于 2024-7-30 10:25
省面积，没有启动问题，牺牲了精度。

没有启动问题和牺牲精度LZ赞同，但是关于省面积，300+K的电阻，面积不会比一个MOS更大么。LZ资料这里的电阻是W=800n,L=30u,segment=35,从带隙用MOS引出电流应该要不了这么大的面积吧。

acging · 发表于 2024-7-30 10:53:11

bandage510 发表于 2024-7-30 10:31
没有启动问题和牺牲精度LZ赞同，但是关于省面积，300+K的电阻，面积不会比一个MOS更大么。LZ资料这里的电 ...

我是假设没有提供电流的基准电路，电阻相比一个基准面积还是小的。
有电流那肯定直接拿来最方便。

bandage510 · 发表于 2024-7-30 10:56:25

acging 发表于 2024-7-30 10:53
我是假设没有提供电流的基准电路，电阻相比一个基准面积还是小的。
有电流那肯定直接拿来最方便。

受教了

cyl · 发表于 2024-7-30 10:58:27

有些应用中没有bandgap，或者为降低待机功耗bandgap在当前场景中没有被使能。

[求助] 运放的自偏置和带隙电流偏置问题