电路架构讨论

ftr123

想做一个电路用来检测自己的电源电压。
例如power是1.8V的，需要检测它在下降过程中，什么时候小于1.2V。下降速率最快是100mv/us；时钟频率为100M。检测精度需要满足±30mv。
这种情况，采用什么结构会好一些。 以前由于精度要求不高，就用了一个 低压带隙+比较器的结构，比较简单。
欢迎大佬们给点idea

ol0930

提问：为什么你的描述里面有个时钟频率，需要用时钟来触发检测么？

我之前做PVD（programmable votage detector）就是带隙+比较器的结构，感觉越简单越不容易出问题~

ftr123

ol0930 发表于 2024-7-29 10:17
提问：为什么你的描述里面有个时钟频率，需要用时钟来触发检测么？

我之前做PVD（programmable votage det ...

就是单纯的把明确的条件列出来。100M是比较器的工作频率
主要就是牵扯到 电路自己的power会降低，其次它这个下降速度可能会比较快。而且精度要求高的话，感觉不太好做
比如说 带隙就要高阶补偿， 比较器能够在1.2V~1.8V这个范围工作之类的

nanke

低压bandgap+运放做的比较器就行了，不需要时钟。提高bandgap和运放精度就能到±30mV。100mV/us，只要运放速度部太慢就行。bandgap可以单点校准提高精度。

nanke

nanke 发表于 2024-7-31 10:24
低压bandgap+运放做的比较器就行了，不需要时钟。提高bandgap和运放精度就能到±30mV。100mV/us，只要运放 ...

就算不校准也差不多能到±30mV精度。

ftr123

nanke 发表于 2024-7-31 10:25
就算不校准也差不多能到±30mV精度。

根据以前做的22nm项目，这个还是比较吃紧的。  
他需要全corner和MC下都在±30mv。 去掉温漂和运放offset其实也没剩多少margin了

你说的不要CLK那就是做成连续时间那种，保证带宽够大，响应速度够快就行。这个可以看看