求助pcie vip生产example后运行报错

soul42667100 · 发表于 2024-7-26 19:35:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 soul42667100 于 2024-7-26 19:39 编辑

登录/注册后可看大图

已经成功安装vip，运行verdi报错如上求教

soul42667100 · 发表于 2024-7-26 19:42:33

安装成功信息如下：

finish called from file "/home/pcie_svt/tb_pcie_svt_verilog_basic_sys/tests/ts.test_basic.v", line 364.
$finish at simulation time 103048482.90 ps
V C S S i m u l a t i o n R e p o r t
Time: 103048482900 fs
CPU Time: 2.940 seconds; Data structure size: 14.4Mb
Fri Jul 26 12:38:36 2024

wadef · 发表于 2024-7-27 12:53:00

full64去掉？

求助pcie vip生产example后运行报错

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2