Negative low-state voltage inverter

WESHUO

电路图如图
其中Vin=0.25V，Vbst=1V，时钟shifted频率为100KHz，摆幅0~Vbst。电路的目的是由Vbst产生一个时钟信号摆幅：负压~Vbst。输出节点VoNLSV端加入负载电容Cload，根据电容Cload和Ccp之间的电荷传输，调整Ccp和Cload的关系，使得输出达到负压。Cload=30fF，Ccp=4pF，理论输出负压为-241mV。所用的管子选用low vth的管子。
从自己搭建电路仿真结果可以看到产生一个负压~Vbst的时钟。