在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 752147291

[求助] PLL TYPE1 TYPE2问题

[复制链接]
发表于 2024-7-24 20:55:45 | 显示全部楼层
在相位锁定环路(PLL)的应用中,TYPE1和TYPE2的选择取决于具体的应用需求。TYPE1 PLL的主要优点是锁定时间快,带宽可以做得更大(reference 5)。然而,TYPE1 PLL需要一个相位误差来驱动压控振荡器(VCO)偏离其优选频率(reference 5)。  相比之下,TYPE2 PLL的优点是,无论VCO必须偏离多少,它都会将相位误差驱动到零⁵。这是因为TYPE2 PLL包含一个比例-积分阶段,可以更好地控制频率和相位(reference 5)。  另外,根据不同的极点和零点配置和比例,TYPE1和TYPE2可以提供不同的性能以适应各种特定的应用(reference 3,4)。然而,TYPE1和TYPE2都有其限制,如果阶数增加到四阶以上,可能会影响到系统的稳定性(reference 3, 4)。  因此,在选择PLL类型时,需要根据具体的应用需求和系统设计要求来权衡。   (1) Frequency tracking PLL type - Electrical Engineering Stack Exchange. https://electronics.stackexchang ... -tracking-pll-type. (2) Performance Comparison and Design Guidelines for Type II and Type III PLLs - Springer. https://link.springer.com/conten ... 011-y.pdf?pdf=core. (3) Performance Comparison and Design Guidelines for Type II and Type III PLLs - Circuits, Systems, and Signal Processing. https://link.springer.com/article/10.1007/s00034-015-0011-y. (4) Phase Locked Loops (PLL) | How it works, Application & Advantages. https://www.electricity-magnetism.org/phase-locked-loops-pll/. (5) Introduction to PLLs - University of California, Los Angeles. http://www.seas.ucla.edu/brweb/teaching/215C_W2013/PLLs.pdf.
发表于 2024-7-24 20:56:48 | 显示全部楼层
在相位锁定环路(PLL)的应用中,TYPE1和TYPE2的选择取决于具体的应用需求。TYPE1 PLL的主要优点是锁定时间快,带宽可以做得更大(reference 5)。然而,TYPE1 PLL需要一个相位误差来驱动压控振荡器(VCO)偏离其优选频率(reference 5)。

相比之下,TYPE2 PLL的优点是,无论VCO必须偏离多少,它都会将相位误差驱动到零⁵。这是因为TYPE2 PLL包含一个比例-积分阶段,可以更好地控制频率和相位(reference 5)。

另外,根据不同的极点和零点配置和比例,TYPE1和TYPE2可以提供不同的性能以适应各种特定的应用(reference 3,4)。然而,TYPE1和TYPE2都有其限制,如果阶数增加到四阶以上,可能会影响到系统的稳定性(reference 3, 4)。

因此,在选择PLL类型时,需要根据具体的应用需求和系统设计要求来权衡。


(1) Frequency tracking PLL type - Electrical Engineering Stack Exchange. https://electronics.stackexchang ... -tracking-pll-type.
(2) Performance Comparison and Design Guidelines for Type II and Type III PLLs - Springer. https://link.springer.com/conten ... 011-y.pdf?pdf=core.
(3) Performance Comparison and Design Guidelines for Type II and Type III PLLs - Circuits, Systems, and Signal Processing. https://link.springer.com/article/10.1007/s00034-015-0011-y.
(4) Phase Locked Loops (PLL) | How it works, Application & Advantages. https://www.electricity-magnetism.org/phase-locked-loops-pll/.
(5) Introduction to PLLs - University of California, Los Angeles. http://www.seas.ucla.edu/brweb/teaching/215C_W2013/PLLs.pdf.

 楼主| 发表于 2024-7-24 22:23:27 | 显示全部楼层
顶一下子
 楼主| 发表于 2024-7-25 16:49:47 | 显示全部楼层


ethanchung 发表于 2024-7-24 20:56
在相位锁定环路(PLL)的应用中,TYPE1和TYPE2的选择取决于具体的应用需求。TYPE1 PLL的主要优点是锁定时间 ...


感谢回复!很有帮助


发表于 2024-7-26 21:39:48 | 显示全部楼层


752147291 发表于 2024-7-24 16:59
感谢大佬解答!请问LPF的频率一般是由应用端定死的这句话怎么理解呢 ,是因为带宽确定下来了为了达到一定 ...


一般由应用端先确定omiga LPF的值,然后分配zeta和omiga(n),保证其乘积一定。

带宽越大,VCO的噪声会被抑制,但是带内噪声会变大
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:42 , Processed in 0.016887 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表