设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 比较器延时仿真vpwl时间的设置

返回列表发新帖

查看: 1015|回复: 1

[原创] 比较器延时仿真vpwl时间的设置

学模集的lemon

发表于 2024-7-18 17:58:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

为什么我用V-端接一个Vpwl三角斜波时间设置的不一样，延时看到也不同呢，那延时到底是多少怎么仿真呢

延时二.png

延时设置1.png

延时设置二.png

延时设置三.png

延时一.png

回复

使用道具举报

发表于 2024-7-19 10:24:39 | 显示全部楼层

你这是在仿comparator吗？
ramp时间慢爬升速度就会慢，你跨过cmp的灵敏度死区的速度也会慢

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-15 07:25 , Processed in 0.012167 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表