二极管和CMOS的闩锁疑问

沐风彡 · 发表于 2024-7-16 10:18:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人最近在做项目的时候发现：

1. 用于泄放ESD电流的二极管（P-SUB/N+和N-WELL/P+）之间的间距只有10um，且FAB没有严格的LU rule去约束二极管之间的距离，但是理论上这两个二极管也有发生latch up的SCR结构
2. 用于做驱动管的NMOS和PMOS之间间距25um，且NMOS是DNW类型的器件
对此有以下疑问：
1. 二极管不容易发生Latch up吗？为什么间距只有10um？
2. DNW的NMOS相比于普通的NMOS是不是更不容易发生latch up？
3. DNW的NMOS和普通的NMOS距离PMOS的距离怎么抉择？

芯片小兵 · 发表于 2024-9-10 17:14:18

我也想知道到，这个答案

powerboy711 · 发表于 2024-9-11 09:30:07

1.不是二极管不容易发生lathcup，是使用方式限制了发生的风险。2.DNW nmos更安全。3，距离看dnw和pw间距

ksj116 · 发表于 2024-9-12 11:46:48

仔细去手动画剖面图看看 LUP结构就明白了

[求助] 二极管和CMOS的闩锁疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2