DFE判决反馈均衡的时钟怎么生成？以及输出点到底在哪里

2752736153 · 发表于 2024-7-12 10:04:27

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

如图是1tap DFE示意图，学了一段时间但不清楚两个问题
1，采样时钟要在一个UI的中心位置，这个时钟在接受端如何生成？
2，Vx处的波形是眼图张开的，并带有一些尖刺，但Dout是采样出来的正确的数字信号，具有更好的眼图，所以最终输出在哪个位置？

electroniczz1 · 发表于 2024-7-15 13:22:51

这个时钟在RX通过CDR恢复然后将CDR的结果送到PI PI再将调节好的DATA/EDGE的时钟送到Slicer去采样

[求助] DFE判决反馈均衡的时钟怎么生成？以及输出点到底在哪里