为什么Cadence静态仿真两次相同的仿真，结果会不一样，求大佬解惑

Mrikato · 发表于 2024-7-4 10:26:58

仿真数字的分频器，某个分配比，仿真结果有时候正常，有时候就不正常，但条件都是一样的。且只有某些分配比会出现这个问题，大部分不会。正常情况下使能信号高电平的时候有效，如果出现无效。把这个使能信号拉低仿真一次，再重新拉高，结果就正常。很奇怪的现象

amodaman · 发表于 2024-7-4 12:00:31

本帖最后由 amodaman 于 2024-7-4 12:07 编辑

试一下增加Spectre的仿真精度，时间域的步长减小一点，收敛条件的值设小一点，或者就是电路本身需要复位重置，没有reset过会有逻辑bubble的现象。

Mrikato · 发表于 2024-7-4 15:00:48

amodaman 发表于 2024-7-4 12:00
试一下增加Spectre的仿真精度，时间域的步长减小一点，收敛条件的值设小一点，或者就是电路本身需要复位重 ...

刚刚仿真确定了是一个D触发器的原因，有时候可以正常工作，有时候异常工作。异常工作的时候D端是高电平Q端却是低电平，但是有时候却可以正常工作，太奇怪了。

amodaman · 发表于 2024-7-4 15:40:04

换掉这个instance，重新产生一个netlist，看下是不是还有解释不了的仿真结果。

Mrikato · 发表于 2024-7-4 16:23:39

amodaman 发表于 2024-7-4 15:40
换掉这个instance，重新产生一个netlist，看下是不是还有解释不了的仿真结果。 ...

还是有解释不了的仿真情况

amodaman · 发表于 2024-7-4 16:40:18

netlist没问题的话，就要老实看下电路了。不知道方不方便贴出来。

Mrikato · 发表于 2024-7-4 17:12:21

amodaman 发表于 2024-7-4 16:40
netlist没问题的话，就要老实看下电路了。不知道方不方便贴出来。

确实不太能贴出来电路图。这个D触发器如果不能正常工作，输入端先拉底再拉高很大概率可以正常使用。请问分频电路在改变分频比时会出现这样的机制吗。

[求助] 为什么Cadence静态仿真两次相同的仿真，结果会不一样，求大佬解惑