在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 817|回复: 4

[讨论] coverage model

[复制链接]
发表于 2024-7-3 15:28:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
一般coverage model需要连接到monitor的port,进行信号的sample。但是monitor为什么不通过传递intf的句柄让cgm直接采样intf的信号呢?
发表于 2024-7-3 15:54:12 | 显示全部楼层
那东西你还要monitor传啥,直接获取TB上set的不就好了
回复 支持 反对

使用道具 举报

 楼主| 发表于 2024-7-3 16:14:59 | 显示全部楼层


   
kang98253 发表于 2024-7-3 15:54
那东西你还要monitor传啥,直接获取TB上set的不就好了


hhh,对呀,我看s家vip是通过monitor传递的item实现的,不太懂
回复 支持 反对

使用道具 举报

发表于 2024-7-3 18:47:34 | 显示全部楼层
大概是类似于输入agent,既有driver,又有monitor的意义差不多吧,可能便于复用,虽然我也经常采集set的。VIP就要做的稍微规范点,大概。
回复 支持 反对

使用道具 举报

发表于 2024-7-18 21:50:53 | 显示全部楼层
感觉sv的意义就是把Verilog那种时序行为转换成人更容易理解的更高级抽象的行为,都已经经过monitor转换了,为什么还要再转回去呢?如果你关注的真是时序级的,用assertion直接写在interface里或者bind到DUT上效果更好
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 22:05 , Processed in 0.028121 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表