coverage model

dreamer21 · 发表于 2024-7-3 15:28:17

您需要登录才可以下载或查看，没有账号？注册

x

一般coverage model需要连接到monitor的port，进行信号的sample。但是monitor为什么不通过传递intf的句柄让cgm直接采样intf的信号呢？

kang98253 · 发表于 2024-7-3 15:54:12

那东西你还要monitor传啥，直接获取TB上set的不就好了

dreamer21 · 发表于 2024-7-3 16:14:59

kang98253 发表于 2024-7-3 15:54
那东西你还要monitor传啥，直接获取TB上set的不就好了

hhh，对呀，我看s家vip是通过monitor传递的item实现的，不太懂

gaurson · 发表于 2024-7-3 18:47:34

大概是类似于输入agent，既有driver，又有monitor的意义差不多吧，可能便于复用，虽然我也经常采集set的。VIP就要做的稍微规范点，大概。

idealm · 发表于 2024-7-18 21:50:53

感觉sv的意义就是把Verilog那种时序行为转换成人更容易理解的更高级抽象的行为，都已经经过monitor转换了，为什么还要再转回去呢？如果你关注的真是时序级的，用assertion直接写在interface里或者bind到DUT上效果更好

[讨论] coverage model