在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 314|回复: 0

[求助] CTDSM current steering DAC 设计

[复制链接]
发表于 2024-6-28 10:11:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位前辈,小弟在设计CT DSM DAC时,遇到几个问题,求各位前辈指教

1.一般论文里都关注低频输出阻抗,可是寄生电容导致的高频输出阻抗下降同样会引起动态性能变差,请问各位前辈在设计时如何考虑这点?
2.complementary 结构仿真时P端输出阻抗与N端输出阻抗不一致,大约Zoutp(DC)=3Zoutn(DC),请问这对DAC性能有影响吗?
3.如何仿真CT DSM中DAC的动态性能?负载应该接什么

您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:56 , Processed in 0.011926 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表