请问对VCO输出时钟信号怎样进行处理降低抖动?

代写代发论文 · 发表于 2024-6-23 15:09:47

我用65nm搭的vco输出时钟信号是下面图所示：

登录/注册后可看大图

我想找给电路结构将其尽量处理成下面这个理想时钟一样，请问各位大佬有这中处理的电路结构吗？或者有什么方法处理时钟信号降低相位噪声和抖动性的电路呢

登录/注册后可看大图

有没有大佬帮我解答一下的。

代写代发论文 · 发表于 2024-6-23 15:11:21

顶一下》》》》》》

xiao19900401 · 发表于 2024-6-24 09:36:18

顶一下

[求助] 请问对VCO输出时钟信号怎样进行处理降低抖动?