设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › Pr verilog求助
返回列表 发新帖
查看: 240|回复: 2

[求助] Pr verilog求助

[复制链接]
IRIS_1
发表于 2024-5-23 15:33:09 来自手机 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
请问 .v中，这种格式是对的吗，PR报的illegal Insts name。模拟电路用NC -verilog 中导出的网表很多这种
CA5D8575-F5FC-4266-93E4-CAA76A25772E.png
回复

举报

IRIS_1
 楼主| 发表于 2024-5-23 15:34:09 来自手机 | 显示全部楼层
大图
BFC6D0FF-5DA6-4D5C-95D9-EFDD2706BC37.png
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lzqxiang
发表于 2024-5-23 15:54:03 | 显示全部楼层
inst name中不能有"[]",建议换成:
I99[0] --> I99_0_
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-24 20:57 , Processed in 0.037782 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表