在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 507|回复: 0

[原创] 请教高手关于buck cot的隔离环的问题,谢谢

[复制链接]
发表于 2024-5-21 10:28:44 | 显示全部楼层 |阅读模式
500资产


请教高手关于buck cot的隔离环的问题,谢谢

最普通的cot结构的buck,5v输入,3A最大电流,通过外部分压电阻反馈,内部基准为0.6v。
上管p管,下管n管,衬底无外延,应该是高阻衬底(因为工艺也是兼容高压,只是本产品没用到),无NBL层,只有DNW,下管N管是隔离在DNW里,上管P管的NW也是做在DNW里

DFN8 封装, gndp 有一个pin 3根bonding;  gnda有一个pin,一根bonding ;pcb板上gnda pin和gndp pin 用0 ohm电阻短路。vin有一个pin,四根bonding,两根给vin(走大电流),一根给driver,一根给vdda(没有给vdda加RC滤波),因为pad开得过小,所以bonding线只用了0.8mil的铜线
(本来准备用1.2mil的),3层金属,顶层厚度35K。没有down bonding,芯片的paddle仅仅用来散热。


芯片的行为是在 较低电流时(几百mA),甚至还没进入ccm时,就开始打multi-pulse(之前做过的cot没出过类似现象),这个现象可以通过减弱上管的驱动或者加大纹波注入的纹波得到极大的缓解。

目前的cot电路结构对上管关时刻的噪声比较敏感,因为关时刻的噪声影响了pwm比较器的基准的话,那么过了100ns的mintoff限制后,pwm比较器的基准由于噪声的原因如果高于vfb,那么立刻会开下一个ton,出现multi-pulse.

至于这个噪声怎么产生的,初步分析如下:    因为上管关得较快,所以上管电流减小很快,流经下管diode的电流必须以相同的速度上升,这个迅速增大的电流流经下管的gndp bonding线,那么在内部的gndp_pad上耦合出一个很负的电压(从lx的下冲测试可以看出
,lx下冲接近-2v,除了diode压降,就是这个gndp_pad耦合出的负电压)。   因为隔离的下管n管的iso(dnw)接的是gndp_pad电压,紧挨着这个iso的是gnda接触(psub),作为功率级的第一圈环,然后通过很低的电阻(sealring)直接导到gnda_pad。
本意是想将功率级的噪声尽快往gnda_pad导,不往控制模块的psub流动。
坏事的就是这个寄生pn结瞬时导通了,大的电流从gnda pin流进来,当然也经过gnda的bonding线电感,在gnda_pad引起谐振,从而影响模拟控制模块的gnda(各个模拟控制模块的gnda也是被包在dnw里面,开尔文连接到gnda_pad)。   
这些现象通过加bonding线也能仿真出来。  

当然上管的dnw接的是vin_pad,vin_pad的电压因为vin bonding线的电感在上管电流切换的时候也会有谐振,所以也会通过dnw和psub的电容注入噪声电流,这个噪声被ring给吸收,但是总的来说
没有下管寄生pn导通的时候严重(  我想强调的下管这个寄生pn不是指通常的h to l时bbm导通时候,lx为负时候的寄生,这个寄生  npn 没什么问题, n(lx,下管的drain)  p(gndp,下管的bulk,被隔离起来的),n(gndp,下管的iso,很好的连接到
gndp,并不会被这个npn稳定导通时拉得很负),   而是指在lx下降之前,下管diode电流迅速上升时候引起的dnw为负和紧挨着它的第一圈gnda 的p ring形成的寄生,瞬时的寄生导通在gnda_pad上引起的噪声)

1)想请教高手的是上面的分析靠谱吗?

2)0.8 mil的bonding线电感相比1.2mil的大很多吗?

3)还有就是功率级和控制级的隔离环的接法,下面哪种好一些呢,个人感觉每一种都有好和不好的理由
接法1:  目前的接法是紧挨着功率管的p ring(pdiff加pw_hv)接gnda(很小的电阻直接连到gnda_pad),中间的n(ndiff和dnw)和外圈的p通过metal接在一起,floating,原理可以参考下面两篇论文,floating环可以形成一个自反馈的电场阻挡
电子的流动,之前用在csp封装没问题,我怀疑是不是这个floating环是不是效果太好了,导致电流全从内圈p ring走,走到gnda bonding线电感就有问题了,可不可以把ring开一个pad,直接多打一根bonding线到gnda pin呢?

接法2:  常规的接法,中间n接vdda,两边的p接gnda,这个相比第一种的优点感觉是电流可能不会完全从gnda pin走,vdda还会吸收一些,但是可能会影响到vdda?

接法3:  紧挨着功率管的p ring接gndp ,中间的n ring 接vddp ,外圈的p接gnda。  这样的话内圈的p会和dnw一起抖动,不会引起寄生pn的导通(至少仿真中没发现),缺点是这个衬底本来都是gnda,gndp完全是被包起来的,这样接的话gndp
和gnda软连接了,因为gndp本身也是有很大噪声的。

各位高手还有什么其他推荐的接法吗,谢谢!

Improved_latch-up_immunity_in_junction-isolated_smart_power_ICs_with_unbiased_gu.pdf

78.89 KB, 下载次数: 7 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Multi-ring_active_analogic_protection_for_minority_carrier_injection_suppression.pdf

452.64 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 01:34 , Processed in 0.014117 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表