设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › candence verilog保存问题
返回列表 发新帖
查看: 620|回复: 1

[求助] candence verilog保存问题

[复制链接]
Vanty
发表于 2024-5-15 14:47:45 | 显示全部楼层 |阅读模式
200资产
cadence保存verilog 遇到了TE-4309这个问题，内容为空都无法保存，文件名和模块名相同，请问大佬们这是什么问题该如何解决
回复

举报

Vanty
 楼主| 发表于 2024-5-15 14:50:33 | 显示全部楼层
图片如下
QQ图片20240515144212.png
QQ图片20240515144217.png
QQ图片20240515144232.png
EETOP创芯人才网职位发布入口
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-20 13:27 , Processed in 0.014305 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表