在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 316|回复: 1

[求助] 全差分cascode二级运放相位裕度的问题

[复制链接]
发表于 2024-5-11 23:08:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xdu啊兴 于 2024-5-11 23:11 编辑

81b7e05450a40fbb822d9ac768f5f22.png

这个是本人最近设计的一个cascode全差分,Cc等于CL,我已经把第二级的跨导设置成了第一级跨导的四倍,按道理通过调零电阻就能抵消极点。但是相位裕度只有30.
5dada4fb08620ad56f26bfbc0238715.png


d1123e39b098654c53ee50ec9c1c281.png
这些是一些尺寸的设置
5d6c1d07b7bfe3f6a5b229ab3f95564.png

0b15cd8c72f4232689e20a1268c511b.png
这些是dc工作点。
求大佬指导哇



发表于 2024-5-12 17:08:55 | 显示全部楼层
嗯,我觉得有两个地方要考虑一下。因为我看你管子的尺寸都挺大的:第二级PMOS的Cgg,会降低你的p2;另外,Fold Cascode输入对管的漏极节点的寄生,可能主导了你的次主极点。不知道你是什么工艺,如果以TSMC.18为例这几个寄生都是至少几百fF的。
另外你CMFB的共模环路增益有点大,感觉共模环路的稳定性也要考虑一下。
我也是初学者,有什么说的不对的地方还请指教。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-25 07:28 , Processed in 0.018319 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表