如何用calibre svrf实现同一个power，多条线之间没有via的脚本？

大江南北 · 发表于 2024-5-10 10:34:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如何用calibre svrf实现同一个power，多条线之间没有via的脚本？像这些红圈的地方如果漏掉via，iR drop就不一样了

登录/注册后可看大图

大江南北 · 发表于 2024-5-10 10:37:57

我的思路是；
1.识别power
2.识别这条power上的连接关系，判断有没有相应的via，没有via, mark并输出，否则继续寻找判断

但不知道用啥函数实现

林夕种 · 发表于 2024-5-11 16:54:55

这个思路：
首先是过了LVS的数据。
比如横着的线是M3，竖着的线是M4（首先这条线是至少有1个地方打孔了，证明是同一条线，如果是不同的net是不会去判断要打孔）
我们首先使用AND 得到相交的部分区域：AND M3 M4
再用XOR，得到V3的区域，my_V3 = XOR （AND M3 M4） V3
然后定义连接关系：CONNECT M3 M4 by my_V3
定义非my_V3的区域：my_M3M4 = NOT (AND M3 M4) my_V3
然后判断这个my_M3M4的面积是否能至少打一个孔，如果满足就报DRC出来就可以了。用AREA

芯片小兵 · 发表于 2024-5-11 17:01:40

林夕种发表于 2024-5-11 16:54
这个思路：
首先是过了LVS的数据。
比如横着的线是M3，竖着的线是M4（首先这条线是至少有1个地方打孔了，证 ...

这个思路很强，蹲一波结果。

熊韵 · 发表于 2024-5-13 15:46:49

这个验证，去年的时候有写过，但是语句里面会设计到相关工艺文件的东西，不方便直接发出来。有需要的话可以联系wx：WHYu_0403，免费分享给你。拿到手需要根据自己相关工艺改下里面的参数。3楼的思路是对的，然后我这边的话，还添加了验证是否能打下两个孔的判定。

熊韵 · 发表于 2024-5-13 15:49:53

3楼的思路是对的，之前写过这个验证，然后还补充上了是否能够打下两个孔的判定，有需要的话可以联系私发给你，需要根据自己的工艺改下，代码涉及工艺相关的东西不方便直接发出来

qw357 · 发表于 2024-5-13 19:58:35

用sconnect

yangqi666 · 发表于 2024-5-13 20:24:35

M1_M2_VSS {
a = (and (M1 net VSS) (M2 net VSS) connected) not VIA
size (size a by -0.1) by 0.1
}

类似这种？找出VSS网络中相邻层重叠不含VIA的区域，然后忽略小尺寸（小于VIA间隔或者VIA尺寸），剩下的区域就是需要补孔的。

大江南北 · 发表于 2024-5-14 11:40:43

林夕种发表于 2024-5-11 16:54
这个思路：
首先是过了LVS的数据。
比如横着的线是M3，竖着的线是M4（首先这条线是至少有1个地方打孔了，证 ...

感谢

大江南北 · 发表于 2024-5-14 11:41:31

yangqi666 发表于 2024-5-13 20:24
M1_M2_VSS {
a = (and (M1 net VSS) (M2 net VSS) connected) not VIA
size (size a by -0.1) by 0 ...

感谢

[求助] 如何用calibre svrf实现同一个power，多条线之间没有via的脚本？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。