使用非二进制编码的冗余CDAC的SARADC疑问

youngyq · 发表于 2024-5-9 09:37:27

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

下面是参考的一个csdn一篇文章的电容阵列设计：
冗余.png

参看方案一的设计，本来是要设计10bit的SARADC，然后在CDAC的电容权重设计中，直接在原本为2进制的权重下，插入了64和8.
这种冗余设计确实能带来纠错的效果，但是想问这种直接加入两位冗余之后，整体的单个LSB就不是Vref/2的10次方了呀，这样设计的话，怎么能叫10bit的sarADC呢？

我的理解：在CDAC部分确实不是设计的10bit的，但是最后得到的最终结果（sarADC跑出来的结果）经过DFT计算后还是10bit（我实际设计后，跑DFT验证的），想问这是为啥呀，因为单个LSB已经不是Vref/2的10次方，为啥最后DFT计算的ENOB结果是10bit

赵壮小可爱 · 发表于 2024-5-9 09:44:17

可能电容权重之后加一块还不够11bit，就当10.45bit之类的

youngyq · 发表于 2024-5-9 10:21:06

赵壮小可爱发表于 2024-5-9 09:44
可能电容权重之后加一块还不够11bit，就当10.45bit之类的

噢噢噢噢，有可能确实是10.几bit，谢谢大佬

[求助] 使用非二进制编码的冗余CDAC的SARADC疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2