基于candance的LC VCO电路设计

疯狂的yoll · 发表于 2024-5-7 22:55:47

要求是用180nmCMOS（沟道长度为180nm）工艺设计一种LC压控振荡器电路，实现1.6GHz~2.8GHz的调谐范围，采用1.8V电源电压时功耗低于20mW，在1MHz偏移时相位噪声低于-100dBc/Hz。

请问我这个电路有没有问题，功耗的话要怎么在仿真上体现或者怎么算

tsilung · 发表于 2024-5-9 14:12:28

你这个FoM值太低了，可以先确认下给的指标是否真实

疯狂的yoll · 发表于 2024-5-9 16:42:22

tsilung 发表于 2024-5-9 14:12
你这个FoM值太低了，可以先确认下给的指标是否真实

老师布置的题目和给的参数，大佬请问这个PSS仿真结果栏里应该放什么呀

tsilung · 发表于 2024-5-10 16:52:41

疯狂的yoll 发表于 2024-5-9 16:42
老师布置的题目和给的参数，大佬请问这个PSS仿真结果栏里应该放什么呀

这个栏里应该要选中电路中的信号源（基波），你这个界面看起来pss选择了shooting作为仿真器，LC振荡器应该选harmonic balance才能正常仿真。

登录/注册后可看大图

tsilung · 发表于 2024-5-10 16:55:07

疯狂的yoll 发表于 2024-5-9 16:42
老师布置的题目和给的参数，大佬请问这个PSS仿真结果栏里应该放什么呀

这个是选择电路中的信号源（基波），看起来是pss中的shooting作为仿真器，LC振荡器要选harmonic balance，然后beat frequency输入你估计的振荡频率

[求助] 基于candance的LC VCO电路设计

站长推荐 /2