向各位大佬请教关于synopsys AXI VIP 复位与WID之间的关系

Yeager1221 · 发表于 2024-4-30 16:07:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

实际项目使用时，配置接口为AXI4，是没有WID信号，按道理这里WID应该直接接0，但是VIP发的WID是Z态，RTL内BID又是从WID输入后直接赋值的，写数据和写响应通道断言报错，查找原因配置什么都是正常的，只能和之前的环境去比对，最后检查到复位方式不一样，这次是01复位，改成010复位后WID在reset下降沿就变成了0，总线读写正常。关于这个问题想请教大家是否这里WID与复位下降沿相关，因为没有看到实际复位代码，这里还是不能确定。

此外在VIP ug中确实有看到关于reset的介绍有这样的描述“AXI VIP samples the de-assertion of reset signal async...”，感觉应该是这个问题的原因，但是不能确定
关于这个问题请各位大佬不吝赐教啦~

Yeager1221 · 发表于 2024-4-30 16:07:53

纠正改成101复位后读写正常了

bai252003 · 发表于 2024-5-7 15:15:36

Yeager1221 发表于 2024-4-30 16:07
纠正改成101复位后读写正常了

为什么呀？？？

Yeager1221 · 发表于 2024-5-8 10:34:04

bai252003 发表于 2024-5-7 15:15
为什么呀？？？

从波形上看WID是在复位信号下降沿之后变成0的，但是如果是01复位，只有复位上升沿WID就是Z态，结合“AXI VIP samples the de-assertion of reset signal async...”这句话，判断是因为VIP的一些信号是在reset下降沿进行复位的。就是不太确定这样的理解是不是正确的。。。。需要一个大佬点拨

[求助] 向各位大佬请教关于synopsys AXI VIP 复位与WID之间的关系

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2