2007jssc仿真求助

cml_hhh

                               
登录/注册后可看大图

最近看了一篇2007年的jssc。论文结构如上图所示。照着论文里的结构搭了一个ldo，仿stb时，分别在运放输出端N1和反馈电阻端N5断开环路。两者仿出来的STB天差地别，经过分析发现是补偿电容Cc造成的影响。
很不理解同一环路的两个断点，为什么stb仿真差异如此之大，stb要断在高阻节点，那这样的话我断哪一点仿真结果是可靠的？
断N1（红色）和断N5（黄色）STB波形图：

tofu0525

我自己是习惯断回授那点(N5)，N1后面看到的SSF本身也自成一个回路，从N5看应该能确保完整看到整个回路

tanborui123

个人觉得要多环路情况下，要仿真哪一个环路就只断开这个环路，保持其他反馈环路完整。现在要仿真LDO主反馈环路稳定性的话，感觉N5断开合理。至于stb是否要断在高阻点这个我认为是不需要的，stb方法是基于middlebrook理论的，同时计算了电流和电压，因为考虑到了电流的关系，不要求stb在高阻节点上。一般的那种AC使用LC断环的方法就必须在高阻点，因为你那样的方法是只看电压增益的。