华大九天支持veriloga生成的晶体管模型吗

zzhisyyds · 发表于 2024-5-14 15:41:32

wx148520 发表于 2024-4-28 14:19
alps仿真工具利用的模型文件是和cadence通用的，这也是九天的工具可以集成到virtuoso里面使用的必备条件 ...

是的大佬，但是没道理连从最基本的veriloga生成的symbol,我验证器件性能都显示找不到模型卡，之前再cadence上，是没问题的，是不是说在华大九天里需要定义引脚什么的，有这么一步我没注意到？

Zhangyuyan · 发表于 2024-9-11 01:24:58

你好，方便问一下你的FET 模型吗？请问是自己搭建的模型吗？是基于什么沟道材料的晶体管。我想了解MOSFET建模

[求助] 华大九天支持veriloga生成的晶体管模型吗