在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1096|回复: 11

[求助] 华大九天支持veriloga生成的晶体管模型吗

[复制链接]
发表于 2024-4-26 20:55:36 | 显示全部楼层 |阅读模式
200资产
兄弟们,江湖救急,请问华大九天支持veriloga生成的晶体管模型吗,veriloga里面定义了mos管的参数。所以后仿的时候就没有专门定义的model.lib的文件,导致后仿的时候识别不了我的MOSFET。显示找不到我的MOSFET。请问家人们有知道这个的吗?如果不支持的话,我是不是要重新写一个spice的model文件。

最佳答案

查看完整内容

九天的alps支持VerilogA的模型识别的,不过对语法检查比较严格,如果器件模型的VerilogA里面有冗余括号的话,会导致器件不能识别,你用gui界面可能错误的提示不明显,你用命令行跑的话,能更明显的发现错误 只要spectre能识别,再检查下语法,alps也能识别的
发表于 2024-4-26 20:55:37 | 显示全部楼层
本帖最后由 wx148520 于 2024-4-27 21:14 编辑

九天的alps支持VerilogA的模型识别的,不过对语法检查比较严格,如果器件模型的VerilogA里面有冗余括号的话,会导致器件不能识别,你用gui界面可能错误的提示不明显,你用命令行跑的话,能更明显的发现错误
只要spectre能识别,再检查下语法,alps也能识别的
 楼主| 发表于 2024-4-27 21:24:03 | 显示全部楼层


wx148520 发表于 2024-4-27 21:10
九天的alps支持VerilogA的模型识别的,不过对语法检查比较严格,如果器件模型的VerilogA里面有冗余括号的话 ...


那大佬,我这个跑前仿的时候,用的是spectre的仿真器,运行一个简单的反相器。模型文件是.scs文件,参数都在那个veriloga的文件里,由他生成的symbol作出mos,但是仿真总是说我model缺失,或者说我内部连接是空的。这是我device define的问题还是veriloga未识别的问题啊


                               
登录/注册后可看大图

 楼主| 发表于 2024-4-27 21:33:07 | 显示全部楼层


wx148520 发表于 2024-4-27 21:10
九天的alps支持VerilogA的模型识别的,不过对语法检查比较严格,如果器件模型的VerilogA里面有冗余括号的话 ...


噢噢噢噢好的我试试
 楼主| 发表于 2024-4-27 21:39:02 | 显示全部楼层


wx148520 发表于 2024-4-27 21:10
九天的alps支持VerilogA的模型识别的,不过对语法检查比较严格,如果器件模型的VerilogA里面有冗余括号的话 ...


那么大佬,请问我利用veriloga生成的symbol做成mos,然后做了个简单的反相器,跑前仿的时候,要么显示model ZN或者model XMO这种器件或者器件端口未找到。或者显示内部连接端口悬空,直接被移除,像下面的错误,这会不会是device define有问题还是说其他的问题?

                               
登录/注册后可看大图
发表于 2024-4-28 11:03:15 | 显示全部楼层


zzhisyyds 发表于 2024-4-27 21:39
那么大佬,请问我利用veriloga生成的symbol做成mos,然后做了个简单的反相器,跑前仿的时候,要么显示mod ...


估计是你的模型文件没被识别,建议先对你建立的模型进行简单特性曲线仿真,确认模型没问题再搭电路,还有就是,你有问题直接找九天的AE支持撒,如果工具是购买的
发表于 2024-4-28 11:21:25 | 显示全部楼层


zzhisyyds 发表于 2024-4-27 21:39
那么大佬,请问我利用veriloga生成的symbol做成mos,然后做了个简单的反相器,跑前仿的时候,要么显示mod ...


华大九天的ALPS对veriloga的model是支持的,建议单独对这个model做个简单扫描,看下具体warning由什么造成
 楼主| 发表于 2024-4-28 11:32:52 | 显示全部楼层


wx148520 发表于 2024-4-28 11:03
估计是你的模型文件没被识别,建议先对你建立的模型进行简单特性曲线仿真,确认模型没问题再搭电路,还有 ...


显然我的licence不是买的,而且华大九天的资料感觉真不多,大佬有了解华大九天从veriloga搭PDK的过程嘛,因为之前PDK在cadence virtuoso上是没问题,但是迁移到华大九天后,在我之前试的话,先用veriloga生成MOSFET的symbol,然后用这个symbol搭了个反相器出来。然后仿真也报了和您说的相同的错误。大佬您知道是什么原因吗?或者您给点建议也行,孩子是真找了好久问题搞不明白
这是我的device define: 12.png 23.png

 楼主| 发表于 2024-4-28 11:33:55 | 显示全部楼层


wx148520 发表于 2024-4-28 11:03
估计是你的模型文件没被识别,建议先对你建立的模型进行简单特性曲线仿真,确认模型没问题再搭电路,还有 ...


我试试,谢谢谢谢
发表于 2024-4-28 14:19:10 | 显示全部楼层


zzhisyyds 发表于 2024-4-28 11:32
显然我的licence不是买的,而且华大九天的资料感觉真不多,大佬有了解华大九天从veriloga搭PDK的过程 ...


alps仿真工具利用的模型文件是和cadence通用的,这也是九天的工具可以集成到virtuoso里面使用的必备条件,但是对于全套的pdk文件,九天的工具是要epdk支持的,cpdk他们不完全支持
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 08:33 , Processed in 0.041637 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表