Sigma-Delta ADC不带trannoise时的噪底贡献分析以及Debug方法

w1212

各位前辈，最近调了一个两阶的SDM，采样电容4pF在不带不带trannoise情况下，精度能达到20bit（信号带宽很低）；后来将采样电容降低到1pF，精度直接掉到了15bit。（各级系数是不变的）
起初以为是开关面积太大，引入较大的寄生电容，但是把开关尺寸改小之后，发现Cs=1pF的版本影响不大，而原本Cs=4pF的版本反而降低到14bit。
后来才论坛上看可能是运放增益不够或者没有及时建立引起的；但是运放的 增益大概是120dB，是没问题的；而建立时间方面在Cs=4pF时没有问题，那么1pF也不会有问题吧。
那么接下来应该从什么角度入手去分析问题所在呢？
或者说，各位前辈在遇到SDM精度不够的时候都会去检查哪些指标呢？

castrader

你只调整采样电容吗？积分电容不改的话，传递函数就不同了。

firerunning

第一，先把你SDM的各项系数搞清楚。
第二，搞清楚系数之后计算各级摆幅。
第三，在摆幅不超的情况下，优化你的设计，包括运放，电容，开关等。
第四，根据噪声要求，确定你的输入采样电容；根据你的带宽要求，确定采样率，输入采样开关和输入缓冲器运放
首先要搞清楚问题出在哪，再反复迭代优化指标

w1212

castrader 发表于 2024-4-22 17:46
你只调整采样电容吗？积分电容不改的话，传递函数就不同了。

我对应修改了

w1212

应该算是找到问题了，我把第一级运放斩波去掉，结果就变回去了。下面估计要去进一步分析为什么斩波使精度下降。