在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 914|回复: 7

[求助] ESD求助

[复制链接]
发表于 2024-4-20 10:25:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看到一个esd的layout在NMOS管子和衬底接触之间加了一圈NWELL,截面图如图所示,这样会有助于寄生三极管开启吗?有没有做过类似结构的大佬帮忙指点指点
esd.png
发表于 2024-4-20 17:10:11 | 显示全部楼层
有没有可能是增加一个大电流的保护,我瞎猜的哈,如果你横截面没问题的,我个人总感觉这个nwell放这不太对劲,
 楼主| 发表于 2024-4-20 18:24:54 | 显示全部楼层


wx148520 发表于 2024-4-20 17:10
有没有可能是增加一个大电流的保护,我瞎猜的哈,如果你横截面没问题的,我个人总感觉这个nwell放这不太对 ...


这个NWELL是浮空的,所以我们一开始猜测是增加基极电阻的,但是不敢确定
发表于 2024-4-24 10:19:45 | 显示全部楼层
floating buried?
 楼主| 发表于 2024-4-24 14:30:39 | 显示全部楼层
没有埋层,单纯一个Nwell在浮空在NMOS周围,我们推测是利用Nwell降低Psub的厚度来增加了寄生npn的基极电阻,这样在漏区击穿时可以抬高基区电压使得寄生npn开启。
发表于 2024-4-24 22:36:04 | 显示全部楼层
可能是用作镇流电阻,可以改善ESD器件各个finger的电流均匀性
发表于 2024-4-25 09:00:35 | 显示全部楼层
这个应该是为了降低vt1,增加衬底电流,从而让寄生三极管更容易导通,感觉最后会接到vss上  
发表于 2024-4-26 10:30:05 | 显示全部楼层


tea_whz 发表于 2024-4-24 14:30
没有埋层,单纯一个Nwell在浮空在NMOS周围,我们推测是利用Nwell降低Psub的厚度来增加了寄生npn的基极电阻 ...


没做过这种结构,但确实像你说的,加了NWELL能增加npn的基极电阻,从而快速开启npn,对ESD来说肯定是有好处的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 19:31 , Processed in 0.022889 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表