在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 526|回复: 2

[求助] 如何使用Tessent生成的TB文件验证插入的BIST电路?

[复制链接]
发表于 2024-4-17 17:04:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬们好,最近才接触Tessent不久,对于他生成的几个TB文件实在看不明白是干嘛的(ICLNetwork.v MemoryBisr_BisrChainAccess.v MemoryBist_parallelRetentionTest_P1.v)。。。我希望能在memory模块中注入几个错误,然后进行修复,通过仿真波形查看冗余分析的逻辑,尝试过直接把生成的TB放在vcs里面仿真,但是出来的波形除了复位没有什么其他的不知道哪位大佬可以指点一下我,感谢感谢!!!
发表于 2024-5-22 14:05:59 | 显示全部楼层
你好,请问一下,这个问题你解决了吗?
 楼主| 发表于 2024-5-23 21:55:26 | 显示全部楼层


xuanyuanaoyu 发表于 2024-5-22 14:05
你好,请问一下,这个问题你解决了吗?


解决了,你可以看下我另一个帖子,Tessent的手册中有有关验证BISR电路的pattern
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 09:22 , Processed in 0.018029 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表