下级板采样的sarADC仿真时的疑问，求助

youngyq · 发表于 2024-4-17 15:57:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 youngyq 于 2024-4-17 16:05 编辑

sarADC的原理是，在采样的时候，接在采样电容的两端的电压应该是Vcm与Vsample：

但是在仿真的过程中，由于采样电容在初始状态本身就有一个电压差Vd，当采样电容的一端变成Vsample时候，电容两端电压不能直接跳变，即使在另一端给Vcm，也不能让另一端为Vcm，另一端实际是Vsample-Vd，请问这个情况怎么办？

YyuanRTs · 发表于 2024-4-17 16:14:39

当你采样的时候Vcm和Vsample都是dc连接，这个时候电容上的电压是会变化的，采样时刻Vd应该已经被消掉才对，没消掉说明某一侧驱动不够强

heavencross · 发表于 2024-4-18 16:54:06

我刚做的8bits SAR ADC也用的和图里一样的结构，当在sample的时候，comparator的正负输入都是Vcm，但电压差应该已经储存在Cap里了。当SAR logic开始工作的时候，MSB需要set to digital 1，也就是你的d7。你这个sar logic没有给任何的反馈可能是问题吧。。。我也是刚开始学，不知道有没有理解你的问题

youngyq · 发表于 2024-4-19 09:14:29

heavencross 发表于 2024-4-18 16:54
我刚做的8bits SAR ADC也用的和图里一样的结构，当在sample的时候，comparator的正负输入都是Vcm，但电压差 ...

logic没问题，问题找到了确实就是一楼说的，驱动能力不够，我改小了单位电容和延长了采样时间

[求助] 下级板采样的sarADC仿真时的疑问，求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2